(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-329256

(43)公開日 平成8年(1996)12月13日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G06T 11/00

9365-5H

G06F 15/72

350

## 審査請求 未請求 請求項の数1 OL (全 49 頁)

(21)出願番号

特顯平8-124409

(22)出顧日

平成8年(1996)5月20日

(31)優先権主張番号 469,975

(32)優先日

1995年6月6日

(33)優先權主張国

米国(US)

(71)出顧人 590000400

ヒューレット・パッカード・カンパニー アメリカ合衆国カリフォルニア州パロアル

ト ハノーパー・ストリート 3000

(72)発明者 パイロン・エイ・アルコーン

アメリカ合衆国80526コロラド州フォー ト・コリンズ、ペンサペン・ストリート

3931

(72)発明者 ダレル・エヌ・エモット

アメリカ合衆国80526コロラド州フォー ト・コリンズ、モス・クリーク・ドライブ

3931


(74)代理人 弁理士 岡田 次生

## (54) 【発明の名称】 テクスチャ・データ割り当て方法

## (57) 【要約】

【課題】テクスチャ・マッピング・コンピュータ・グラ フィックス・システムにおいて、テクスチャ・データを 割り当て記憶する方法および装置を提供する。

【解決手段】テクスチャ・データは、少なくとも一連の テクスチャMIPマップを含む。各MIPマップを少な くとも2つの部分に分割し、それらマップ部分を等サイ ズの複数のデータ・ブロックに割り当てる。マップ部分 のサイズは1つのデータ・ブロックより小さい。上記ブ ロックはシステムの主メモリに記憶され、必要に応じ て、システムのローカル・メモリへ1回に少なくとも1 プロックずつダウンロードされる。ダウンロードの際、 各プロックは、ローカル・メモリを構成する少なくとも 1つのSDRAMの第1または第2のバンクの1つに記 憶される。



20

30

50

## 【特許請求の範囲】

【請求項1】テクスチャ・マッピング・コンピュータ・グラフィックス・システムにおいて、個別にアクセス可能な少なくとも第1および第2のメモリ領域にテクスチャ・データを割り当てる方法であって、

少なくとも一連のテクスチャMIPマップを、等しいサイズの複数のデータ・ブロックに分割するステップと、上記少くとも一連のテクスチャMIPマップの中の1つおきのMIPマップに含まれる共通のテクスチャ・データを含む第1のプロックを上記第1のメモリ領域に記憶するステップと、

上記第1のブロックに含まれるテクスチャ・データおよび上記1つおきのMIPマップに隣接するMIPマップに共通に含まれる共通のテクスチャ・データを含む第2のブロックを上記第2のメモリ領域に記憶するステップと、

を含む方法。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、一般的に、テクス チャ・マッピングを行うコンピュータ・グラフィックス ・システムに関するもので、特にテクスチャ・マッピン グ・データを記憶するキャッシュ・メモリ・システムに 関するものである。

## [0002]

【従来の技術】コンピュータ・グラフィックス・システムは、2次元表示画面上でオブジェクトのグラフィック表現を表示するために一般に使用される。現在のコンピュータ・グラフィックス・システムは、高度に細密な表現を提供することができ、種々のアプリケーションにおいて使用されている。

【0003】典型的なコンピュータ・グラフィックス・システムにおいては、表示画面に表現されるべきオブジェクトは、複数のグラフィックス・プリミティブに分解される。プリミティブは、グラフィックス・ピクチャの基本コンポーネントであって、点、線、ベクトルおよび三角形のような多角形を含む場合がある。典型的ハードウェア/ソフトウェア方式は、画面上に表現される1つまたは複数のオブジェクトの画像を表現するグラフィックス・プリミティブを、2次元表示画面上にレンダリング(rendering)または描画するように実施される。

【0004】レンダリングされるべき3次元オブジェクトを定義するプリミティブは、典型的には、ホスト・コンピュータによってプリミティブ・データとして定義され提供される。例えば、あるプリミティブが三角形であるとすれば、ホスト・コンピュータは、三角形の各頂点のx,y,z座標および各頂点のR、G、Bカラー値として、そのプリミティブを定義する。レンダリング・ハードウェアは、プリミティブ・データを補間して、各ピクセルを表現するため画面上オンにする表示画面ピクセ

2

ルおよび各ピクセルに関するR, G, B値を計算する。 【0005】初期のグラフィックス・システムは、複雑な3次元のオブジェクトを表現またはモデル化する場合十分に現実的な形態で画像を表示することができなかった。そのようなシステムによって表示される画像は、極端になめらかな表面をしていて、モデル化されたオブジェクトに存在するテクスチャ、凹凸、スクラッチ、陰影およびその他の表面細部に欠けていた。

【0006】このため、表面細部が改善された画像を表示するいくつかの方法が開発された。テクスチャ・マッピング手法はそのような方法の1つであって、これは、先ず、テクスチャ(textureすなわち表面模様)と呼ばれるソース画像を3次元オブジェクトの面にマッピングし、次に、その3次元オブジェクを2次元グラフィックス表示画面にマップして、その結果生成される画像を表示する。一般にマップされたテクスチャの細部の面特性は、カラー、鏡面反射、ベクトル摂動、反射、透明性、陰影、表面不規則性および階調度を含む。

【0007】テクスチャ・マッピングは、テクスチャの1つまたは複数のテクセル(texelすなわち点要素)を、テクスチャがマップされる先のオブジェクトの表示部分の点要素(すなわちピクセルまたは画素)に対応させることを意味する。テクスチャ・マッピング・ハードウェアは、テクスチャ・マップにおけるテクセルがオブジェクトを表現する表示画面のピクセルに対応する形態を標示する情報を伝統的に備えている。テクスチャ・マップにおける各テクセルは、2次元テクスチャ・マップにおけるその位置を識別するSおよびT座標によって定義される。各ピクセル毎に、該ピクセルに対応する1つまたは複数のテクセルが、テクスチャ・マップから取り出され、表示画面上でテクスチャ化されたオブジェクトを表現するため該ピクセルに対して生成される最終的R,G,B値と統合される。

【0008】オブジェクト・プリミティブのピクセルの 各々は、オブジェクトのあらゆる表現についてテクスチ ャ・マップにおける単一のテクセルと1対1の対応関係 でマップすることはできない点理解されるべきである。 例えば、オブジェクトが表示画面上で表示される場合表 示位置に接近すればする程、オブジェクトは一層大きく 表現される。オブジェクトが表示画面上大きく表現され る程、テクスチャの表現はより詳細になる。従って、オ ブジェクトが表示画面の大部分を使う時、オブジェクト を表示画面で表現するため多数のピクセルが使用され、 オプジェクトを表現する各ピクセルは、テクスチャ・マ ップにおける1つのテクセルと1対1の対応関係をもっ てマップされるか、あるいは、単1のテクセルが複数の ピクセルに対応することもある。しかし、逆にオブジェ クトが表示画面の相対的に小さい部分を占める時、オブ ジェクトを表示画面で表現するため相対的に少ないピク セルが使用され、テクスチャの表現は粗くなり、従っ

て、各ピクセルは複数のテクセルに対応することになる。テクスチャがオブジェクトの小さい部分にマップされる場合、各ピクセルは、また、複数のテクセルにマップされる可能性がある。この結果、典型的には、ピクセルの各々毎に、複数のテクセルに対応し、かつ、そのピクセルへ対応するテクセルの平均を表すテクセル・データが計算される。

【0009】典型的テクスチャ・マッピング・ハードウェア・システムは、レンダリングされるオブジェクトに関連するテクスチャを表現するデータを記憶するローカル・メモリを含む。上述のように、1つのピクセルが複数のテクセルに対応する場合がある。平均値を生成するためテクスチャ・マッピング・ハードウェアがローカル・メモリから1つのピクセルに対応する多数のテクセルを読み取らねばならないとすれば、多数のメモリ読み出し動作と多数のテクセル値の平均算出演算が必要となり、これは時間浪費的であってシステム処理能力を低下させる原因となるであろう。

【0010】この問題を解決するため、各テクスチャ毎に一連のMIPマップを作成し、レンダリングされるテクスチャのMIPマップをテクスチャ・マッピング・ハードウェアのローカル・メモリに記憶する方式が開発された。あるテクスチャに関するMIPマップは、テクスチャ・マップに直接対応する基本マップならびにそれ以外の一連のフィルタされたマップを含み、この場合、連続するマップは前後で、2の自乗のサイズで減少する。図1は1組のMIPマップの例を示す。(注:MIPは、multum in parvoの頭文字をとったもので、「小さい場所の多数の事柄」を意味する)。図1のMIPマップは、サイズ的に8×8テクセルである基本マップ10の他、それぞれサイズ4×4、2×2ならびに1×1テクセルである一連のマップ102、104および108を含む。

【0011】4×4マップ102は、基本マップ100をフィルタ(すなわち比例減少)することによって生成されるが、具体的には、マップ102のテクセルの各々は、基本マップ10004個のテクセルの平均値に対応する。例えば、マップ102のテクセル115の平均に等しく、マップ102のテクセル118および120は、マップ100のテクセル121ないし124の平均およびテクセル125ないし128の平均にそれぞれ等しい。2×2マップ104は、例えばマップ104のテクセル130がマップ102のテクセル110、118、119および120の平均に等しくなるように、マップ102をフィルタすることによって同様に生成される。マップ108の単一(1×1)テクセルは、マップ104の4つのテクセルを平均することによって生成される。

【0012】従来技術のグラフィックス・システムは、 一般的に、ホスト・コンピュータの主メモリからテクス

チャ・マッピング・ハードウェアのローカル・メモリ へ、表示画面にレンダリングされるプリミティブに関し て使用されるべきテクスチャに対する完全な一連のM I Pマップをダウンロードする。従って、テクスチャ・マ ッピング・ハードウェアは、一連のMIPマップのうち のいずれのマップからもテクスチャ・データをアクセス することができる。特定のピクセルについてテクセル・ データを提供するためどのマップにアクセスすべきか は、当該ピクセルがマップするテクセルの数に基づいて 決定される。例えば、ピクセルがテクスチャ・マップの 単一のテクセルと1対1の対応関係でマップする場合 は、基本マップ100がアクセスされる。しかし、ピク セルが、4、16または64のテクセルへマップすると すれば、マップ102、104および108が、それぞ れテクスチャ・マップの4、16、64個のテクセルの 平均を表すテクセル・データを保持しているので、それ らのマップがそれぞれアクセスされる。

【0013】1つのピクセルが選択されたマップのどの1つのテクセルにも直接対応せず、複数のテクセルの間に落ちることがある。このような場合、グラフィックス・システムによっては、テクセル・データを正確に生成するため双線形補間(bilinear interpolation)を使う。1つのピクセルが、1つのMIPマップの複数のテクセル・エントリに対応する場合、使用されるテクセル・データは、最も近いテクセル・エントリの加重平均である。このように、ピクセルに対応するテクセル・データは、単一のマップにおける4つのテクセル・エントリの加重平均とすることができる。例えば、ピクセルがマップ102の132で示される位置に対応する場合、そのピクセルに対応するテクセル・データは、テクセル110、118、199および120の加重平均である。

【0014】また、ピクセルが一連のMIPマップのど のマップにも直接対応せず、2つのマップの間に落ちる こともある。例えば、あるピクセルが、テクスチャ・マ ップの1より大で4未満の数のテクセルに対応すること もある。このような場合、所望のテクセル・データを作 成するため、グラフィックス・システムによっては、2 つの近接するMIPマップの間で補間を行う。例えば、 上述のように、1つのピクセルがテクスチャ・マップの 1より大で4未満の数のテクセルに対応するような場 合、マップ100および102によって提供されるテク セル・データが補間され、該ピクセルに関するテクセル ・データが作成される。単一のマップにおける複数のテ クセル・エントリの上述の補間と組み合わせられる時、 この方式は、3線形補間(trilinear interpolation)と して知られるもので、2つの近接するマップのそれぞれ における4個の近接するテクセル、すなわち8個のテク セルの加重平均として特定のピクセルに対する所望のテ クセル・データを生成することができる。

[0015]

40

30

40

【発明が解決しようとする課題】上述のように、従来技術のテクスチャ・マッピング・システムは、システムによってレンダリングされるべきプリミティブに関連するいかなるテクスチャについても、一連のMIPマップを(たとえ一部がアクセスされないとしても)すべてダウンロードする。アクセスされないMIPマップのダウンロードは、アクセスされるマップのうちの使用されない部分のダウンロードと共に、システム資源の浪費であり、その帯域幅(すなわちデータ伝送率)を減少させる。

【0016】更に、種々の動作が異なるオブジェクト・ プリミティブに関して同時に実行されるように、パイプ ライン形態を実施するテクスチャ・マッピング・システ ムもある。しかし、そのようなシスステムでは、1つの テクスチャに関する一連のMIPマップが非常に大きく なる可能性がある。大部分のシステムが使用するローカ ル・メモリは、そのような大規模のMIPマップを1度 に1つしか記憶することができない。従って、プリミテ ィブをレンダリングする際テクスチャの切り替えが行わ れる場合、システムは新たな一連のMIPマップをダウ ンロードしなければならない。新しいテクスチャ・デー タをテクスチャ・マッピング・ハードウェアのローカル ・メモリにロードするために使用されるデータ経路は、 典型的には、システムのプリミティブ・レンダリング・ パイプラインを通過する。従って、新しいテクスチャを マップする必要がある場合、新たな一連のMIPマップ がダウンロードされる前にプリミティブ・レンダリング ・パイプラインをフラッシュ(flush)することができな ければならない。一連のMIPマップがダウンロードさ れたなら、パイプラインに再びデータを送らなければな らない。このように、新しいテクスチャが必要とされる 度毎にプリミティブ・レンダリング・パイプラインをフ ラッシュしなければならないので、システムの帯域幅が 低下する。

## [0017]

【課題を解決するための手段】本発明の1つの実施形態に従って、テクスチャ・マッピング・コンピュータ・グラフィックス・システムにおいて、個別にアクセス可能な少なくとも第1および第2のメモリ領域にテクスチャ・データを割り当てる方法が提供される。該方法は、少なくとも一連のテクスチャMIPマップを、等しいサイズの複数のデータ・ブロックに分割するステップ、上記少くとも一連のテクスチャMIPマップの中の1つおきのMIPマップに含まれる共通のテクスチャ・データを含む少なくとも第1のブロックを上記第1のメモリ領域に記憶するステップ、および上記1つおきのMIPマップに隣接するMIPマップに共通に含まれる共通テクスチャ・データを含む第2のブロックを上記第2のメモリ領域に記憶するステップを含む。上記分割するステップを対して、サンジャングを含む。上記分割するステックを対して、サンジャングを含む。上記分割するステックを対して、サンジャングを含む。上記分割するステックを対して、サンジャングを含む。上記分割するステックを対して、サンジャングを含む。上記分割するステックを対して、サンジャングを含む、上記分割するステックを含むがあります。

プは、少くとも一連のテクスチャ・マップの各マップを 少くとも2つの部分に分割するステップを含み、更に、 そのマップ部分を複数の等サイズのブロックに割り当て るステップを含む。該方法は、更に、ブロックに記憶さ れた特定のマップ、ブロックに記憶されたマップ部分、 およびブロックに記憶されたマップのテクスチャをそれ ぞれ識別するため、各ブロックにブロック・タグを割り 当てるステップを含む。

【0018】本発明の1つの実施形態では、上記分割するステップが、更に、各ブロックを複数の等サイズのサブテクスチャに小分割するステップを含む。この実施形態において、上記方法は、更に、対応するブロック内のサブテクスチャの位置を識別するサブテクスチャ識別子を各サブテクスチャに割り当てるステップを含む。

【0019】本発明の別の1つの実施形態では、テクス チャ・マッピング・コンピュータ・グラフィックス・シ ステムにおいて、少なくとも一連のテクスチャMIPマ ップを含むテクスチャ・データを割り当て、記憶する方 法が提供される。該方法は、上記少くとも一連のテクス チャ・マップの各マップを少くとも2つのマップ部分に 分割するステップ、1つのブロック内に割り当てられる マップの部分が1つのブロックのサイズより小さくなる ように各マップの部分を複数の等サイズのデータ・プロ ックに割り当てるステップ、上記複数のデータ・ブロッ クをシステムの主メモリ内に記憶するステップ、および 1回に少なくとも1ブロックずつ主メモリからシステム のローカル・メモリへ上記プロックをダウンロードする ステップを含む。1つの実施形態においては、上記ダウ ンロードするステップが、各プロックを、少くとも1つ のSDRAMの第1または第2のバンクの1つにダウン ロードするステップを含む。

【0020】本発明の別の1つの実施形態では、テクス チャ・マッピング・コンピュータ・グラフィックス・シ ステムにおいて、少なくとも一連のMIPマップを含む テクスチャ・データのブロックを記憶するためのメモリ が提供される。 上記メモリの第1の領域が、上記少く とも一連のテクスチャMIPマップの中の1つおきのM I Pマップに含まれる共通のテクスチャ・データを含む 少くとも第1のブロックを記憶する。上記メモリの第2 の領域が、上記第1の領域とは別個にアクセスすること が可能であって、上記第1のブロックに含まれるテクス チャ・データおよび上記1つおきのMIPマップに隣接 するMIPマップに共通に含まれる共通のテクスチャ・ データを含む少なくとも第2のブロックを記憶する。1 つの実施形態において、上記メモリは少くとも1つのS DRAMを含み、上記第1および第2の領域は少くとも 1つのSDRAMの第1および第2のバンクをそれぞれ 含む。本発明の1つの実施形態において、上記メモリ は、各々が少くとも1つのSDRAMを含む個別にアク セス可能な複数のインターリーブを更に含む。

## [0021] 【発明の実施の形態】

## I. システム概要

図2は、テクスチャ・データをローカルに記憶するため のキャッシュ・メモリを備えるテクスチャ・マッピング ハードウェアを含む本発明のグラフィックス・システ ムの1つの実施形態のブロック図である。図示されてい る実施例が、基板ならびにチップの数、細分化の形態、 バス幅およびデータ転送速度に関して単なる典型例にす ぎないことは理解されるべきである。図示される以外の その他多数の形態を実施することは可能であるる。図2 に示されているように、本システムは、フロントエンド 基板10、テクスチャ・マッピング基板12およびフレ ーム・バッファ基板14を含む。フロントエンド基板 は、52ピット幅パス16を経由してホスト・コンピュ ータ15と通信する。フロントエンド基板は、レンダリ ング (描画) すべきプリミティブを、バス16経由でホ スト・コンピュータから受け取る。プリミティブは、 x, y, zベクトル座標データ、R, G, Bカラー・デ ータおよびテクスチャS、T座標によって指定される。 これらデータは、すべて、例えばプリミティブが三角形 であれば頂点のようなプリミティブの部分に関するデー タである。次に、プリミティブを3次元で表すデータ が、フロントエンド基板10によって、テクスチャ・マ ッピング基板12およびフレーム・バッファ基板14に 対して85ピット幅パス18を経由して与えられる。テ クスチャ・マッピング基板は、プリミティブを表現する 画面表示ピクセルを計算するため受け取ったプリミティ ブ・データを補間し、該プリミティブのピクセル毎に対 応するテクスチャ・データを決定する。計算結果のテク スチャ・データは、図2では単純化のため1本線として 示されている5本の55ビット幅バス28を経由してフ レーム・バッファ基板に送られる。

【0022】フレーム・バッファ基板14もまた、フロ ントエンド基板10から受け取ったプリミティブ・デー タを補間し、各プリミティブを表現する表示画面上のピ クセルを計算し、各ピクセル毎にオブジェクトのカラー を決定する。次に、フレーム・バッファ基板は、上記オ ブジェクト・カラー値をテクスチャ・マッピング基板か ら送られたテクスチャ・データとピクセル毎に結合し て、各ピクセル毎に画像R, G, Bを生成する。表示画 面 (図示されてない) のピクセルを制御するため各ピク セルに関するR, G, Bカラー制御信号が、R, G, B ライン29経由でそれぞれ与えられ、テクスチャ・マッ プ・プリミティブを表現する画像が表示画面上に表示さ れる。

【0023】フロントエンド基板10、テクスチャ・マ ッピング基板12およびフレーム・バッファ基板14の 各々はパイプライン化され、複数のプリミティブに対し て同時に動作する。テクスチャ・マッピングおよびフレ

ーム・バッファ基板が、フロントエンド基板によって前 に提供されたプリミティブに対して動作を行う際、フロ ントエンド基板は、基板12および14のパイプライン がいっぱいにならない限り、新しいプリミティブに対し て動作し基板12および14へ提供し続ける。フロント エンド基板10は、分配器チップ30、3次元 (3D) 加速器チップ32A、32Bならびに32C、2次元 (2D) 加速器チップ34および集線器チップ36を含 む。分配器チップ30は、X, Y, Z座標およびカラー ・プリミティブ・データをバス16経由でホスト・コン ピュータから受け取り、3次元プリミティブ・データを 3次元加速器チップ32A、32Bおよび32Cに均等 に分配する。このような形態で、3つのグループのプリ ミティブが同時に処理されることによって、システムの 帯域幅が増加される。データは、40ビット幅バス38 Aを経由して3次元加速器チップ32Aおよび32Bに 送られ、40ビット幅パス38Bを経由してチップ32 Cに送られる。バス38Aおよび38Bは、60MHZ の伝送率でデータを伝送し、2つの3次元加速器チップ をサポートするために十分な帯域幅を提供する。2Dプ リミティブ・データは、44ビット幅バス40を経由し て40MHZの伝送率で2D加速速器チップ34へ送ら れる。

【0024】3次元加速器チップの各々は、受け取った プリミティブを定義するx,y,z座標を、対応する画 面空間座標に変換し、画面空間座標に対するオブジェク トR、G、B値およびテクスチャS、T値を決定し、プ リミティブの四辺形を三角形へ分解し、各三角形を定義 するため三角形平面方程式を計算する。各3次元加速器 チップは、また、複数ウィンドウが表示される時、ある いは、プリミティブの一部が表示画面上に表される視野 を越えて広がる時、画像の正確な画面表示を確実にする ため視野クリッピング動作を実行する。3次元加速器3 2 Aおよび32 Bからの出力データは44ビット幅バス 42Aを経由して、また3次元加速器32Cからの出力 データは44ビット幅バス42Bを経由して、それぞ れ、集線器チップ36~60MHZの伝送率で送られ る。2次元加速器34からの出力データは46ビット幅 バス44を経由して集線器チップ36へ40MHZの伝 送率で送られる。集線器チップ36は、3次元加速器チ ップ32A-32Cから受け取った3次元プリミティブ 出力データを結合し、分配器チップ30による分配の前 の元の順序にプリミティブを配列し直し、結合したプリ ミティブ出力データをパス18を経由してテクスチャ・ マッピング基板およびフレーム・バッファ基板に送る。 【0025】テクスチャ・マッピング基板12は、テク スチャ・マッピング・チップ46、および、好ましくは キャッシュ・メモリとして構成されるローカル・メモリ 48を備える。本発明の1つの好ましい実施形態におい

10

40

て、ローカル・メモリは、後述の理由から、複数のSD

RAMチップ (すなわち同期ダイナミックRAM) から 形成される。詳細は後述するが、キャッシュ・メモリ4 8は、フレーム・バッファ基板においてレンダリングさ れるプリミティブに関連するテクスチャMIPマップ・ データを記憶する。テクスチャMIPマップ・データ は、ホスト・コンピュータ15の主メモリ17から、バ ス40を経由して、2D加速器チップ34を通過し、2 4ビット幅バス24を経由して、キャッシュ・メモリ4 8にダウンロードされる。

【0026】 テクスチャ・マッピング・チップ46は、 表示画面上で描画(レンダリング)されるべきプリミテ ィブを表すプリミティブ・データをバス18経由で連続 的に受け取る。上述のように、3次元加速器チップ32 A-32Cから送られるプリミティブは、点、線分およ び三角形を含む。テクスチャ・マッピング基板は、点ま たは線分に関してはテクスチャ・マッピングを実行せ ず、三角形プリミティブについてのみ実行する。三角形 プリミティブを表現するデータは、少くとも1つの頂点 に関するx, y, zオブジェクト・ピクセル座標、少く とも1つの頂点のオブジェクト・カラーR, G, B値、 少くとも1つの頂点に対応するテクスチャ・マップ部分 のS, T座標、および三角形の平面方程式を含む。テク スチャ・マッピング・チップ46は、オブジェクト・ピ クセル z 座標およびオブジェクト・カラーR, G, B値 を無視する。チップ46は、x, yピクセル座標を補間 し、プリミティブを表現する各x, y画面表示ピクセル に対応するSおよびT座標を補間する。各ピクセル毎 に、テクスチャ・マッピング・チップは、ピクセルに対 応するテクスチャMIPマップ部分をキャッシュ・メモ リから取り出し、複数のテクセルの加重平均を含むテク スチャ・データを該ピクセルについて計算する。

【0027】1つの典型的実施形態において、キャッシュは1ブロックが256×256テクセルからなる64ブロックのテクセルを記憶する。従来技術のシステムのテクスチャ・マッピング・ハードウェアで使われるローカル・メモリと異なって、本発明のキャッシュ・メモリは、レンダリングされるプリミティブに対応する(大規模な)テクスチャの一連のMIPマップ全体を記憶しなくてもよい。むしろ、本発明のキャッシュ・メモリは、ある1時点をとると、その時点でプリミティブをレンダリングする場合一連のMIPマップの実際に使用される特定部分のみを記憶する。従って、ほとんどのアプリケーションの場合、ある1時点で、全テクスチャ・データのうちレンダリングされる画像に関する部分だけがキャッシュ・メモリに記憶される。

【0028】各テクスチャに関する完全な一連のMIPマップは、ホスト・コンピュータ15の主メモリ17に記憶される。レンダリングされるプリミティブの各ピクセルについて、テクスチャ・マッピング・チップ46は、キャッシュ・メモリ48のディレクトリにアクセス

して、テクスチャMIPマップの対応する1つまたは複数のテクセルが現在キャッシュに存在するか否かを判断する。対応するテクセルがアクセス時点でキャッシュ・メモリに存在する場合、キャッシュ・ヒット(cache hi t)が発生し、テクセルがキャッシュ・メモリから読み取られ、テクスチャ・マッピング・チップ46によってフレーム・バッファ基板に渡されるテクスチャ・データが計算される。

【0029】しかし、プリミティブ・ピクセルについて 10 対応するテクセルがアクセス時点で存在しない場合、キ ャッシュ・ミス (cache miss) が発生する。キャッシュ・ ミスが発生すると、プリミティブをレンダリングするた めに必要とされるテクスチャMIPマップ部分データ が、ホスト・コンピュータ15の主メモリ17からキャ ッシュ・メモリ48ヘダウンロードされ、既に記憶され ているなにがしかのデータを置き換えることになろう。 しかしながら、レンダリングされるプリミティブに関す る一連のMIPマップ全体をダウンロードする従来技術 のテクスチャ・マッピング・システムと異なって、本発 明は、現時点でプリミティブをレンダリングする場合一 連のMIPマップの実際に使用される特定部分または現 時点でレンダリングされている部分のみをダウンロード する。詳細は後述するが、キャッシュ・ミスが発生する と、ホスト・コンピュータ15のテクスチャ割り込み管 理機構を始動する割込み制御信号が、テクスチャ・マッ ピング・チップ46によって生成される。割込み制御信 号は、ライン94を経由して分配器チップ30へ送ら れ、次に、ライン95を経由してホスト・コンピュータ へ送られる。

【0030】要求されたテクスチャ・データが、ホスト ・コンピュータによって主メモリから読み出され、3D プリミティブ・レンダリング・パイプラインをバイパス して、バス24経由でテクスチャ・マッピング基板のメ モリ48ヘダウンロードされる。このように、キャッシ ュ・ミス割込みが発生する時、キャッシュ・ミスを引き 起こしたプリミティブに関連するテクスチャ・データが 主メモリ17からダウンロードされている間、フロント エンド基板が、3次元プリミティブに関する動作を継続 し、テクスチャ・マッピング・チップおよびフレーム・ バッファ基板へパス18を経由してプリミティブ・デー タを出力することができる。従来技術のテクスチャ・マ ッピング・システムと対照的に、テクスチャ・マッピン グ・ハードウエアへのテクスチャ・データのダウンロー ドが3次元プリミティブ・パイプラインのフラッシング を必要としないので、システムの帯域幅および処理能力 が向上する。各ピクセルに関するテクスチャ・データ は、テクスチャ・マッピング・チップ46によって、5 本のパス28を経由してフレーム・バッファ基板へ送ら れる。5本のバス28は、フレーム・バッファ基板に備 えられる5つのフレーム・バッファ制御器チップ50

(7)

10

20

50

12

A、50B、50C、50Dおよび50Eにそれぞれ接 続され、それらフレーム・バッファ制御器チップに、計 算結果のテクスチャ・データが並列的に送られる。フレ ーム・バッファ制御器チップ50A-50Eは、それぞ れ対応するVRAM (ビデオ・ランダム・アクセス・メ モリ) チップ51A-51Eグループに接続される。更 にフレーム・バッファ基板は、4つのビデオ形式チップ (52A、52B、52Cおよび52D) およびRAM DAC (ランダム・アクセス・メモリ・デジタル・アナ ログ変換器) 54を含む。フレーム・バッファ制御器チ ップは、表示画面の異なる非上重ねセグメントを制御す る。各フレーム・バッファ制御器チップは、バス18経 由でフロントエンド基板からプリミティブ・データを、 そして、バス28経由でテクスチャ・マッピングから計 算結果のテクスチャ・マッピング・データを受け取る。 フレーム・バッファ制御器チップは、プリミティブ・デ ータを補間して、それぞれの対応するセグメントに関す る画面表示ピクセル座標、および各ピクセル座標に関し て対応するオブジェクトR, G, Bカラー値を計算す る。テクスチャ・マッピング基板から計算結果のテクス チャ・データが渡される (例えば三角形のような) プリ ミティブについて、フレーム・バッファ制御器チップ は、ピクセル毎にオブジェクト・カラー値と計算結果の テクスチャ・データを結合して、表示画面上で表示され るべき最終的R, G, B値をピクセル毎に生成する。

【0031】オブジェクトとテクスチャ・カラー値の結 合は、多くの異なる形態で制御することができる。例え ば、置き換えモードでは、オブジェクト・カラー値が、 単純にテクスチャ・カラー値によって置き換えられ、テ クスチャ・カラー値だけがピクセルのレンダリングに使 用される。別の形態の調整モードでは、オブジェクトと テクスチャ・カラー値が乗じられピクセルに関する最終 的R, G, B値が生成される。更に、対応するテクスチ ャ・カラー値とオブジェクト・カラー値との組み合わせ 方法を定める比率を指定するカラー制御ワードを各テク セルについて記憶することもできる。カラー制御ワード は、各ピクセルに対応するテクセル・データに関して決 定され、フレーム・バッファ制御器チップにバス28経 由で渡されるので、制御器チップは対応する制御ワード によって指定された比率を使用して最終的R, G, B値 を各ピクセル毎に決定することができる。

【0032】フレーム・バッファ制御器チップ50A-50Eによって生成され、各ピクセルのR, G, B値を含む画像ビデオ・データが対応するVRAMチップ51A-51Eの各グループは、40個のVRAMチップがフレーム・バッファ基板上に配置されるように、8つのVRAMチップを含む。ビデオ形式チップ52A-52Dの各々は、異なるセットの10個のVRAMチップに接続され、そこからデータを受け取る。ビデオ・データは、V

RAMチップから順次シフトされ、64ビット幅バス58A、58B、58Cおよび58Dを経由して4つのビデオ形式チップ52A、52B、52Cおよび52Dへ33MH2伝送率でそれぞれ送られる。ビデオ形式チップは、RAMDACが処理できるような形式にビデオ・データを変換して、形式化データを、32ビット幅バス60A、60B、60Cおよび60Dを経由して33MH2伝送率でRAMDAC54へ送る。次に、RAMDAC54は、デジタル・カラー・データをアナログR、G、Bカラー制御信号に変換し、各ピクセルに関するR、G、B制御信号を、R、G、B制御ライン29を介して表示画面に送る。

【0033】本発明の1つの実施形態において、特定の プリミティブ・レンダリング・タスクが複数のプリミテ ィブに関して並列的に実行されるように、テクスチャ・ マッピング基板12およびフレーム・バッファ基板14 に関するハードウェアが反復配置され、これによって、 システムの帯域幅が拡大される。そのような代替的実施 形態の1例が図3に示されている。図3は、特定のハー ドウエアが複製されている本発明のコンピュータ・グラ フィックス・システムのブロック図である。図3のシス テムは、4つの3次元加速器チップ32A、32B、3 2Cおよび32D、キャッシュ・メモリ48Aならびに 48Bとそれぞれ連動する2つのテクスチャ・マッピン グ・チップ46Aならびに46B、および、各々が対応 するVRAMチップを持つ10個のフレーム・バッファ チップ50A-50Jを含む。図3のシステムの動作 は、図2のシステムのそれに類似している。図3の実施 形態におけるハードウェアの反復配置によって、特定の プリミティブ・レンダリング・タスクが複数のプリミテ ィブに関して並列的に実行されるためシステムの帯域幅 が増大する。

【0034】II. テクスチャ・マッピング・チップの概

図4は、テクスチャ・マッピング・チップ46のブロッ ク図である。チップ46は、オブジェクトおよびテクス チャ・プリミティブ・データをフロントエンド基板から 64ピット幅バス18経由で受け取るフロントエンド・ パイプライン・インターフェース60を含む。テクスチ ャ・マッピング・チップ上で処理される三角形プリミテ ィブは最高52個の32ビット・デジタル・ワードによ って定義されるが、異なる長さのワードによって定義す ることもできる。パイプライン・インターフェースは、 一組のマスター・レジスタと一組の対応するスレープ・ レジスタを含む。レンダリングの間、マスター・レジス タは、プリミティブを定義する52個のデジタル・ワー ド・データで逐次満たされる。次に、適切なレンダリン グ・コマンドを受領すると、データは、パイプライン・ インターフェースのスレープ・レジスタにシフトされ、 これによって、マスター・レジスタはパイプライン方式

30

40

で別のプリミティブを表現するデータで満たされる。バス18経由で提供されるプリミティブ・データは、x,y,zベクトル座標データ、少なくとも1つの三角形頂点に関するS,Tテクスチャ座標ならびにR,G,Bオブジェクト・カラー・データ、および三角形平面方程式を表すデータを含む。上述のように、テクスチャ・マッピング・チップは、オブジェクト・ピクセルz座標およびオブジェクト・カラーR,G,B値を無視し、その他のデータだけをフロントエンド・パイプライン・インターフェース60に記憶する。

【0035】パイプライン・インターフェース60のスレーブ・レジスタは、バス62経由でパラメータ補間器回路64〜プリミティブ・データを転送する。パラメータ補間器回路64は、各プリミティブ三角形を補間して、三角形を表現する各表示画面ピクセル座標について、ピクセルにマップするS,Tテクスチャ・マップ座標、および、Sならびに丁勾配値を決定する。Sならびに丁勾配は、それぞれ、隣接するピクセルの間でのSなびに丁座標の変化に等しく、以下に説明される方法で計算される。

【0036】パラメータ補間回路64は、図5を用いて 詳細は後述するが、辺ステッパ(edge steper) 66、F IFO (先入れ先出し) バッファ68、スパン・ステッ パ(span stepper) 70、勾配ならびに釣り合い補正回路 72を全て逐次接続形態で含む。 辺ステッパは、三角形 頂点の1つのx, yピクセル座標で開始し、三角形平面 方程式を利用して、三角形の辺を辿って、三角形の辺を 定義するピクセル座標を決定する。各ピクセル座標につ いて、テクスチャ・マップにおけるどのテクセルが各表 示画面ピクセル座標に対応するかを識別するように、三 角形頂点のS, T値に基づいてテクスチャ・マップのS ならびにT座標が決定される。ピクセルおよびテクセル 座標は、一時的にFIFOバッファに記憶され、次にス パン・ステッパに渡される。三角形の辺に沿った各x, yピクセル位置毎に、スパン・ステッパは三角形の対応 する (x、y間の) スパンに沿って進み、該スパンに沿 ったピクセル位置のそれぞれについてS、Tテクセル座 標を決定する。

【0037】もしも、ピクセルが、テクスチャに関する一連のMIPマップの中の1つにおける単一のテクセルと1対1の対応関係を持たない場合、表示画面ピクセルに対するSならびにT座標の各々は、整数部分と小数部分を持つであろう。上述のように、テクスチャ・マップと対応付けされる時、各表示画面ピクセルが、テクスチャに関する一連のMIPマップの1つにおける複数のテクセルの間に落ちることがあり、更に、一連のMIPマップのサイズ的に隣接するMIPマップの間に落ちることもある。

【0038】勾配および釣り合い補正回路72は、各表示画面ピクセルに対するSおよびTの勾配値(ΔSおよ

び△T) を決定する。本発明の1つの実施形態におい T、勾配 $\Delta S$ は、勾配 $\Delta S$ xと勾配 $\Delta S$ yのいずれか大 なる方であるように選択される。ここで、勾配 ASx は、表示画面上の隣接ピクセルの間でx座標が変化する につれて変わるテクスチャ・マップにおけるS座標の変 化であり、勾配ΔSyは、表示画面上の隣接ピクセルの 間でy座標が変化するにつれて変わるテクスチャ・マッ プにおけるS座標の変化である。勾配△Tも同様に計算 される。1つの表示画面ピクセルに関する△Sおよび△ Tは、表示画面上のピクセルの対応するS、T軸での変 化に対するテクスチャ・マップ内の座標位置の変化率を 示し、ピクセルに対するテクスチャ・データを作成する ため、どのMIPマップがアクセスされなければならな いかを決定するために使用される。例えば、表示画面ピ クセルについて2に等しい勾配は、ピクセルが4つの (すなわち、後述されるように23の)テクセルにマップ することを示して、当該ピクセルに関するテクスチャ・ データを提供できるように基本マップからサイズ的に2 だけ減じられたMIPマップ (例えば図1のマップ10 2) をアクセスしなければならない。かくして、勾配が 増加するにつれて、ピクセルに対するテクスチャ・デー タを提供するためアクセスされるMIPマップのサイズ は減少する。

【0039】本発明の1つの実施形態において、各ピクセルに対する適切なMIPマップを選択するため、勾配が当該ピクセルに関するΔSx、ΔSy、ΔTxおよびΔTyの最大値に等しくなるように、ΔSおよびΔTの大なる方に等しい単一の傾斜が使用される。しかし、勾配は、例えば上記の値の最小値、それら平均値あるいはその他の組合せを選択することによって、異なる形態で代替的に選択することも可能であることは理解されるべきであろう。S, T座標の1つだけの変化率を示す単一の勾配が選択されるので、その勾配の平方値は、対応するピクセルにマップするテクセルの数を表す。

【0040】勾配を使用して、パラメータ補間回路はピクセルが対応する最も近いマップと、ピクセルがそのマップに直接対応するものからどれほど離れているかを示す値を決定する。最も近いマップは、マップ番号の整数部分によって識別され、ピクセルがそのマップに直接対応するものからどれほど離れているかを示す値は、マップ番号の小数部によって識別される。

【0041】再び図4のテクスチャ・マッピング・チップのブロック図を参照して説明すれば、パラメータ補間回路64からのテクセル・データ出力が、ライン70経由でタイル作成器/境界検査器(tiler and boundary checker)72に送られ、そこで、テクセル・データによって指定されるテクスチャ・マップの各々の位置に最も近い4つのテクセルのアドレスが決定され、それらテクセルの各々がテクスチャ境界の内部にあるか否かが検査される。テクセル・データは、補間されたS、Tマップ座

50

標(整数値と小数値)、およびマップ番号ならびにマッ プ小数を含む。タイル作成器は、SおよびT座標の整数 部分がパラメータ補間回路6によって計算された整数を 使用し、各々の整数部に1を加えて4つの最も近いテク セルのアドレスを生成する。次に、境界検査器が、それ ら4つのテクセルのいずれかのS, T座標がテクスチャ ・マップの境界の外側に落ちるか否かを判断する。もし もある表示画面ピクセルが、テクスチャ・マップの境界 の外側に落ちるS, T座標位置に対応する場合、いくつ かのマッピング・テクスチャ方式の1つによって、その ピクセルについてテクスチャ・データを生成すべきか、 またそのデータをどのように生成すべきかが決定され る。そのような方式の例には、ラッピング(wrapping、 すなわちテクスチャの繰り返し)、ミラーリング (mirr oring、すなわちテクスチャの鏡画像の繰り返し)、境 界の外側にあるテクスチャ・マッピングの取り消し、お よび、境界外での同一調カラー表示などが含まれる。

【0042】境界を越えたテクスチャ・マップ位置にピ クセルをマップすることを可能にすることによって、テ クスチャをオブジェクト・プリミティブにマップする方 法に柔軟性が与えられる。例えば、テクスチャがオプジ ェクトの複数部分にマップされるように、反復動作でテ クスチャをオブジェクトにマップすることが望ましい場 合がある。例えば、[0, 0]から(10,10)までの範囲の S, T座標を持つテクスチャが定義される場合、ユーザ は、そのような範囲のS, T座標へマップするようにオ ブジェクトの特定部分を指定することができる。上記に おいて、記号[]は、指定する範囲が括弧内座標を含 み、記号()は括弧内座標を含まないことを表し、以 下においても同様の表記法を使用する。ラッピング機構 がテクスチャの境界の外側に落ちるS, T座標について 動作するように選択される場合、[10,10]から(20,20) までのS, T座標を持つピクセルは、[10, 10]から(20, 20)までのS, T座標にあるテクセルにそれぞれ対応す るであろう。

【0043】上述のように、1つのピクセルに関して2次元テクスチャ・マップから得られるテクスチャ・データは、8つのテクセル、すなわち最も近い2つのMIPマップにおける最も近い4つのテクセルが結合された結果である。8つのテクセルを結合してテクセル・データを生成する多数の方法がある。例えば最も近いマップにおける最も近い単一のテクセルを選択することによって、平均算出の必要性をなくすことができる。別の方法として、最も近い2つのマップそれぞれの最も近い単一のテクセルが、勾配値に基づいて平均される。このような方法は、8つの最も近いテクセルの平均値が計算される場合のように正確にテクチャをマップしない。

【0044】本発明の1つの実施形態においては、単一 ピクセルに関するテクスチャ・データを8つのテクセル の加重平均として計算する3線形補間法(trilinear int erpolation)が利用される。テクスチャ・データをアクセスする最も近い2つのMIPマップを識別するためS,Tの変化率を表す勾配が使用され、各々のマップ内の最も近い4つのテクセルがアクセスされる。表示画面ピクセルがマップするMIPマップの位置のS,T座標に最も近いテクセルに基づいて、各マップ内の4つのテクセルの平均が加重される。該ピクセルに関するS、T座標の小数部分が、この加重を実行するために使用される。次に、最も近い2つのMIPマップ各々の上記平均値が、勾配値に基づいて加重される。この加重プロセスにおける使用のため、勾配を基に小数値が計算される。例えば、値3の勾配は、勾配2および勾配4にそれぞれ対応するMIPマップの中間にある。

【0045】テクセル補間プロセスは、テクセル補間回路76によって実行される。各表示画面ピクセルに関するSおよびT座標の小数部分は、タイル作成/境界検査器を経由して、パラメータ補間回路からテクセル補間回路76ヘライン74を介して送られる。テクセル補間回路は小数部分を使用して、複数のテクセルの各々に与えられる加重を決定し、所望のテクセル・データを計算する。

【0046】上述のように、レンダリングされるプリミ ティブに関連するテクスチャMIPマップは、ローカル ・キャッシュ・メモリ48 (図2) に記憶される。本発 明の1つの実施形態において、キャッシュは完全連想型 である。キャッシュは、各インターリーブに2つのSD RAMチップが配置される構成で、全体として4つのイ ンターリーブに区分けされる8つのSDRAMチップを 含む。各インターリーブ内のSDRAMチップが同時に アクセスされるように各インターリーブに対応して1つ 宛計4つのコントローラが備えられる。各SDRAMチ ップは2つのメモリ・バンクを含む。上記メモリ・バン クにおいては、従来技術のDRAMの場合に起きるよう な2つの異なるページ(すなわち2つの異なる行アドレ ス)からデータを取り出すことに一般に関連する再ペー ジングの負荷を伴うことなく、メモリの異なるページを 連続的読取りサイクルでアクセスすることができる。

【0047】テクスチャ・データ(すなわち、MIPマップ)は、各々が256×256のテクセルを含むテクセル・データ・ブロックに分割される。キャッシュ・メモリは、一時点で64個のデータ・ブロックを記憶することができる。各ブロックは、ブロックをユニークに識別するブロック・タグを持つ。キャッシュは、キャッシュに現在記憶されているデータ・ブロックに対応するブロック・タグを記憶するディレクトリ78を含む。詳細は後述するが、ブロック・タグの各々は、データ・ブロックが表現する特定のテクスチャを識別するテクスチャの一連のマップの中からデータ・ブロックが表す特定のMIPマップを識別するマップ番号、および、該特定マッ

50

プ内の上記データ・ブロックの位置を識別する高位Sな びにT座標を含む。キャッシュ・ディレクトリ内のプロ ック・タグの物理的位置が、キャッシュ・メモリ内にお ける対応するデータ・プロックの位置を表す。

【0048】異なるテクスチャを区別するテクスチャ職 別子を用いて、複数のテクスチャのMIPマップをキャ ッシュ・メモリに同時に記憶することもできる。一部の MIPマップが256×256未満のテクセルを含むこ ともあり、この場合データ・プロックの一部は使用され ない。例えば、一連のMIPマップの小さい方のマッ プ、または小さいテクスチャの場合大きい方のマップで も、256×256個のテクセルを越えないことがあ る。メモリ空間を有効に活用するため、各マップ部分が ブロック内のサブブロックに割り当てられるように、複 数のマップ部分がテクスチャ・データの1つのブロック 内に記憶されるようにすることもできる。1つのブロッ ク内に記憶される複数のマップの各々は、ブロック内の マップの位置を識別するサブテクスチャ識別子 (ID) を持つ。

【0049】レンダリングの間、タイル作成/境界検査 器72は、レンダリングされるピクセルに対応するテク スチャ・データ・ブロックに関する読取りキャッシュ・ タグを生成する。タグを生成する方法の詳細は後述す る。タグは、テクスチャ・データのテクスチャIDを表 す8ビット、テクスチャ・データのマップ番号を決定す る際に使用される1ビット、および、テクスチャ・デー タの高位7ビットのSならびにT座標を含む23ビット のフィールドである。キャッシュ・ディレクトリ78 は、タイル作成/境界検査器から送られる読み取りキャ ッシュ・タグをディレクトリに記憶されているプロック ・タグと比較して、レンダリングの際に使用されるべき テクスチャ・データ・ブロックがキャッシュ・メモリに 存在するか否かを判断する。レンダリングされるべきプ リミティブに対応するテクスチャ・データ・ブロックが キャッシュ・メモリに記憶されている場合(すなわちキ ャッシュ・ヒットの場合)、キャッシュ・ディレクトリ は、ヒットしたタグに対応するキャッシュ内のテクスチ ャ・データ・プロックの物理的位置を標示するプロック ・インデックスを生成する。プロック・インデックスの 計算の詳細は後述する。キャッシュから読み取られるべ き各テクセルについて、ブロック内のテクセルの位置を 標示するテクセル・アドレスがまたタイル作成/境界検 査器72によって生成される。テクセル・アドレスは、 より大きいサイズ・マップに関する補間されたS,T座 標の低位アドレス・ビットを含み、より小さいサイズの マップに関して以下に記述されるアルゴリズムに基づい て計算される。プロック・インデックスおよびテクセル ・アドレスはともに、キャッシュ内のテクセルの位置を 示すキャッシュ・アドレスを含む。詳細は後述するが、 4つのインターリーブのどこにテクセルが記憶されてい

るかを決定するため、各テクセルに関するSならびにT 座標のLSB (すなわち最下位ピット) がデコードさ れ、キャッシュ・アドレスの残りのピットは、コマンド と共に、ライン84経由でテクセル・キャッシュ・アク セス回路82へ送られ、キャッシュ内の上記アドレス位 置に記憶されているテクセル・データが読み取られる。 【0050】読取りキャッシュ・タグがキャッシュ・デ ィレクトリに記憶されてるブロック・タグのいずれとも 一致しない場合、すなわちキャッシュ・ミスが発生する 10 場合、キャッシュ・ディレクトリ78は、ライン94 (図2) 経由でフロントエンド基板上に対して割込み制 御信号を生成し、これに応答して、分配器チップ30が ライン95経由でホスト・コンピュータ15に対する割 り込みを生成する。割り込みに応答して、ホスト・コン ピュータのプロセッサ19が、サービス・ルーチン (詳 細は後述) を実行することによって、キャッシュ・ミス のあったブロック・タグをキャッシュ・ディレクトリか ら読み取り、フロントエンド基板10およびテクスチャ ・マッピング・チップ46における3次元プリミティブ ・パイプラインをバイパスする形態で、テクスチャ・デ ータの対応するプロックをキャッシュ・メモリにダウン ロードする。主メモリからダウンロードされたテクスチ ャ・データは、バス24経由で (図4の) テクセル・ポ ート92を通ってテクセル・キャッシュ・アクセス回路 82へ送られ、キャッシュ・メモリを形成するSDRA Mへ書き込まれる。

【0051】キャッシュ・ミスが発生する時、テクスチ ヤ・マッピング・チップは、ミスが発生したプリミティ ブの処理を進める前に、新しいテクスチャ・データがダ ウンロードされるのを待つ。しかしながら、キャッシュ 読み取りに続くパイプラインの処理段階は、ミスのあっ たプリミティブに先行して受け取ったプリミティブを処 理し続ける。同様に、キャッシュ読み取りに先行するパ イプラインの処理段階は、新しいテクスチャ・データの ダウンロードを待っている間、パイプラインがいっぱい にならない限り、キャッシュ読み取り動作の背後でプリ ミティブの処理を続行する。

【0052】レンダリングの間、フレーム・バッファ基 板14におけるパイプラインの後の方の処理段階は、対 応するテクスチャ・データがテクスチャ・マッピング基 板から受け取られるまで、プリミティブの処理を進めな い。従って、キャッシュ・ミスが発生して、テクスチャ ・マッピング・チップが新しいテクスチャ・データのダ ウンロードを待つ時、フレーム・パッファ基板14は、 同様に、テクスチャ・マッピング・チップから送られて くるテクスチャ・データを待つ。テクスチャ・マッピン グ・チップの場合と同様に、テクスチャ・マッピング・ データの受け取り段階に続くパイプラインの処理段階 は、キャッシュ・ミスのあったプリミティブに先立って 受け取ったプリミティブの処理を続行し、テクスチャ・

マッピング・データを受け取る段階に先行するパイプラインの処理段階はパイプラインがいっぱいにならない限りプリミティブの処理を続行する。

【0053】キャッシュ・ミスに応答して新しいテクス

チャ・データを待つ時テクスチャ・マッピング基板また

はフレーム・バッファ基板いずれかのパイプラインが待 機する場合、フロントエンド基板10のパイプラインも また同様に待機するする点は理解されるべきであろう。 キャッシュ・ミスの発生によって、ホスト・コンピュー タの主メモリへのアクセスおよびテクスチャ・データの ダウンロードを完了するにはいくつかのサイクルがかか るので、フレーム・バッファ基板のパイプラインが待機 させられたことによってテクスチャ・マッピング・チッ プのパイプラインが待機する必要がないことを確認する ことが望ましい。従って、本発明の1つの実施形態にお いては、フレーム・バッファ基板が、テクスチャ・マッ ピング基板より深いプリミティブ・パイプラインを備え るように構成され、それにより、フレーム・パッファ・ パイプラインが使用可能になるのを待つことによるテク スチャ・マッピング・パイプラインの遅延がなくなる。 【0054】本発明の1つの実施形態では、上記の機能 を備えさせるため、テクスチャ・マッピング機能がオフ にされる。これは、ホスト・コンピュータのプロセッサ 19上でソフトウェアを操作して、テクスチャ・マッピ ング基板12およびフレーム・バッファ基板におけるレ ジスタを設定することによって達成される。テクスチャ マッピングがオフに設定される時、これらのレジスタ はそれぞれ、テクスチャ・マッピング・チップ46がフ レーム・バッファ基板14ヘテクスチャ・データを送る ことを禁止し、テクスチャ・マッピング基板からのテク スチャ・データを待つことなくプリミティブに対するレ ンダリングを続けるようにフレーム・バッファ基板に命 令する。

【0055】上述のように、2次元テクスチャ・マップ からのテクスチャ・データでレンダリングされる表示画 面ピクセルの各々について、 (双線形補間の場合) 1つ のMIPマップから4つのテクセル、または(3線形補 間の場合) 2つの隣接MIPマップから8つのテクセル が、キャッシュ・メモリから取り出され、該ピクセルに 対するテクスチャ・データが決定される。キャッシュか ら読まれたテクセルは (図3の) バス86経由でテクセ ル補間回路76へ送られ、そこで、複数テクセルの補間 によって、各ピクセルのテクセル・データが計算され る。補間方法は、システムに関して設定されるモードに 応じて変り得る。1点標本抽出補間モードが設定される 場合、結果として生成されるテクセル・データは、テク スチャ・マップにおけるピクセルのS, T座標によって 定義される位置に最も近い1つのテクセルに等しい。別 の方法として、双線形補間または3線形補間が用いられ る場合、それぞれ1つまたは最も近い2つのマップにお

ける4または8個の最も近いテクセルの加重平均である。複数のテクセルの各々に与えられる加重は、タイル作成/境界検査器からテクセル補間回路76へ提供される勾配値およびSならびにT座標の小数部分に基づいて決定される。

【0056】表示画面ピクセルに関する計算結果のテクセル・データは、バス88経由でフレーム・バッファ・インターフェースFIFOバッファ90へ順次送られる。フレーム・バッファ・インターフェースFIFOバッファ90は、最高64までの計算結果のテクセルを記憶することができる。

【0057】計算結果のテクセルの各々は、R, G, Bを表現する各8ビット、およびαを表す8ビットを含む32ビット・ワードである。αバイトは、(図2の)フレーム・バッファ基板14に対して、テクセルに対応するピクセルについて最終的表示画面R, G, B値を計算する際に、計算結果のテクスチャ・データのR, G, B値をフレーム・バッファ基板によって生成されたオブジェクト・データのR, G, B値と結合する方法を標示する。フレーム・バッファ・インターフェースFIFOバッファ出力T0-T4は、(図2の)バス28を経由してフレーム・バッファ基板14へ送られる。フレーム・バッファ基板14へ送られる。フレーム・バッファ基板は、各画面表示ピクセルについて最終的R, G, B値を生成するためαによって指定された方法で、計算結果のテクセル・データのR, G, B値をオブジェクトR, G, 値と結合する。

【0058】III. キャッシュ・メモリの構成

図6は、本発明の1つの実施形態に従うキャッシュ・メ モリのブロック図である。該キャッシュ・メモリは、テ クセル・ポート92、テクスチャ補間回路76、キャッ シュ・ディレクトリ78およびテクセル・キャッシュ・ アクセス回路82を含むテクスチャ・マッピング・チッ プ部分に接続する。この実施形態では、キャッシュ・メ モリ48は、4つのインターリーブ204A、204 B、204Cおよび204Dを含む。各インターリープ は、同時にアクセスされることができる2つのSDRA Mチップ (図示されてない) を含む。各SDRAMは1 回の読み取りサイクルの間に8ピットのデータを提供す る。従って、各インターリープは、1 読取りサイクルの 間に16ビットのテクセル・データを提供する。インタ ーリーブの各SDRAMの2つの連続する位置のそれそ れに8ビットが記憶される形態で、1つのインターリー プのキャッシュに各々32ビット・ワードのテクセル・ データが記憶される。従って、キャッシュから1つのテ クセルを読み取るためには、該当するインターリーブの 連続的位置に対する2回の読取りサイクルの実行によっ て32ピットのテクセル・データが取り出される。後述 されるように、2回の連続サイクルでパース・データ(b urst data)を作成するには、(行および桁データを含

む) 1 つのアドレス・ワードだけを各インターリーブ内

のSDRAMに送出すればよい。バースト・データは、 与えられたアドレスから第1のサイクルで渡される16 ピット、同じ行を持つアドレスから第2のサイクルで渡 される16ビット、および1だけ増分される桁を含む。 【0059】テクセル・キャッシュ・アクセス回路82 は、コントローラA(200A)、コントローラB(2 00B)、コントローラC(200C)およびコントローラD(200D)と名付けられた4つの独立したコントローラを含む。4つのコントローラA、B、Cおよび

Dは、並列バス202A、202B、202Cおよび202Dを経由して4つのインターリーブ204A、204B、204Cおよび204Dのデータに同時にアクセスすることができる。上記コントローラは、バス84A、84B、84Cおよび84D経由でそれぞれ受け取ったコマンドおよびアドレスに応答してキャッシュ・メモリ48からテクセル・データを読み取る。

【0060】上述のように、各ピクセルは、潜在的に、1つのMIPマップの4つのテクセルに対応するか、あるいは複数のMIPマップの8つのテクセルに対応する。詳細は後述するが、キャッシュにダウンロードされるテクセル・データは、ホスト・コンピュータの主メモリにおいて、各MIPマップにおけるいかなる4つの隣接するテクセルも並列的アクセスが可能なように別々のインターリーブに位置づけられるように配置される。従って、双線形補間法によってテクセル・データを生成するために必要とされるMIPマップにおけるいかなる4つの隣接するテクセルも、1回の読取り動作で読み取ることができる。3線形補間法が使用される場合は、1組4つからなる2組の(計8つの)テクセルが隣接するMIPマップから2回の読み取り動作で読み取られる。

【0061】図7は、キャッシュ・メモリの4つのイン ターリーブ構成によってある1つのMIPマップにおけ る任意の4つの隣接テクセルを同時に読み取ることがで きる利点を活かすようにテクスチャ・データ・ブロック が配置される形態の1例を示している。各テクセルに は、該テクセルが記憶されているキャッシュ・メモリの インターリーブを識別するラベルA、B、CおよびDが 付けられている。マップ内のいかなる位置もA、B、C およびDのラベルを持つ4つのテクセルの間に落ちるよ うに、AないしDのラベルのパターンが繰り返されてい る。このようにして、あるマップの内の任意の位置に対 応するピクセルについて、最も近い4つのテクセルは、 別々のインターリーブAないしDに存在するため、それ らテクセルは4つの独立コントローラ200A-200 Dによって同時にアクセスされることができる。例え ば、ピクセルPOはA、B、CおよびDというラベルの 4つのテクセルの間の位置に対応し、ピクセルP1は B、A、DおよびCというラベルの4つのテクセルの間 の位置に対応する。

【0062】上述のキャッシュ構成は例示の目的で記述

したものであって他の代替構成も実施できることは理解されるべきであろう。例えば、キャッシュを、8つの別々のコントローラを持つ8つの別々のインターリーブの形態で実施して、3線形補間法が使われ時、8つのテクセルが、1回の読み取り動作で同時にアクセスされることができるように構成することもできる。

【0063】キャッシュ・メモリ内のSDRAMチップの各々は、同時に別々の活動ページ(すなわち、共通の行アドレスを持つメモリ位置グループ)を維持することができる2つの等しいサイズのバンクに内部的に分割される。このようにして、従来技術のDRAMの場合に起きるような2つの異なるページ(すなわち2つの異なる行アドレス)からデータを取り出すことに一般に関連する再ページングの負荷を伴うことなく、SDRAMチップの2つのバンク内の異なるページにあるデータを連続的読取りサイクルでアクセスすることができる。

【0064】更に詳細は後述するが、3線形補間法を使 用する際のページ間アクセス負荷を最小限にとどめるこ のSDRAM構成の利点を活かすようにテクスチャ・デ ータがキャッシュ・メモリ内に配置される。3線形補間 のために必要な8つのテクセルは、2つのMIPマップ に収納されている1組4テクセルからなる2組のテクセ ルを含む。1つのMAPにある1組の4つの隣接するテ クセルの各々は、上述のように、同時にアクセスできる ようにインターリープA、B、CおよびDにそれぞれ記 憶されている。更に、任意のテクスチャについて一連の MIPマップにおける隣接するMIPマップ上で共通す るデータが、キャッシュの異なるSDRAMバンクに記 憶される。3線形補間が実行される時、第1のパースト の2回の読取りサイクルの間に、1つのMIPマップの 4つのテクセルがインターリープAないしDのSDRA Mバンクの1つから同時に読み取られ、後続のパースト の2回の読取りサイクルの間に、隣接するMIPマップ の4つのテクセルが別のSDRAMバンクから読み取ら れる。SDRAMの両方のバンクは同時に行が有効であ るので、再ページングの負荷なしに2組のテクセルは連 続的バースト・モードで読み取られる。オブジェクトの 複数ピクセルがレンダリングされる場合、隣接ピクセル は、該テクスチャに関する同じ2つのMIPマップに対 応していることが多いため、キャッシュへの読取りが、 2つのマップに共通データを記憶するキャッシュ・ブロ ックの間で連続的に切り換えを行うことが必要とされる 点は理解されるべきであろう。表示画面ピクセルをレン ダリングする間2つの隣接MIPマップの間での切り換 えを行う時、各サイクルの再ページングの負荷を伴うこ となく3線形補間を実行できるので、2つのページが各 SDRAM内で活動的であることを可能にする本発明の キャッシュ構成は利点がある。

【0065】図8は、本発明のキャッシュ・メモリの上述の実施形態のさらに詳細なブロック図である。キャッ

シュは、各々が2つのSDRAMチップを含む4つのインターリーブ204A-204Dに均一に分割されたSD1-SD8というラベルの8つのSDRAMチップを含む。各インターリーブの2つのSDRAMは、以下のような共通のラインを共有する。すなわち、11本のアドレス線(ADD)、行・桁ストローブ(RASなびにCAS)、書き込みイネーブル(WE)、クロック・イネーブル(CKE)、およびデータ入出力マスク(DQM)である。各インターリーブ内のSDRAMは、各読取りまたは書込みサイクルの間8ビットデータがそれぞれ読み書きされる8本の独立データ線に接続される。各SDRAMチップは、各々がテクスチャ・データの1、048、576個の8ビット・ワードを記憶する2つのメモリ・バンクを含む。

【0066】各インターリーブの2つのSDRAMは同時にアクセスされ、一方のSDRAMがデータ・ピット [15:08] を、他方がデータ・ピット [07:00] をそれそれ提供することによって両方で16ピットのデータを提供する。上述のように、1回のバースト・モードの2つの連続的読取りサイクルが、各インターリーブから32ピット・テクセル・データを読み取る。その個々の8ピット・ワードは、当該テクセルR, G, B およびα値の各々を表す。

【0067】SDRAMチップが、11本のアドレス線 ADD上で多重送信された20のアドレス・ビットを受 け取り、各パンク内の1,048,576個の8ピット・ ワードをデコードする。詳細は後述するが、キャッシュ からアクセスされるべき各テクセルについて6ピットの プロック・インデックスおよび16ピットのテクセル・ アドレスが計算される。プロック・インデックスは、6 4個のデータ・ブロックのどこにテクセルが位置してい るか標示し、テクセル・アドレスは、ブロック内のテク セルの正確なS, T座標アドレスを標示する。1平方デ ータ・ブロックが256×256テクセルを含むと仮定 すれば、8つのSビットおよび8つのTビットがテクセ ル・アドレスを構成する。キャッシュ・アドレスは、ブ ロック・インデックス (MSB6ビット) およびテクセ ル・アドレス (LSB16ピット) の組合せを含む22 ピット・ワードである。キャッシュ・アドレスは、キャ ッシュ内の正確なテクセル位置を示す。

【0068】レンダリングの間、タイル作成/境界検査器が、テクセル・アドレスの下位Sビットおよび下位Tビット(すなわち、LSB S座標おyびLSB T座標)をデコードして、テクセルがキャッシュの4つのインターリーブのどれに記憶されているかを決定する。キャッシュ・アドレスの残りの20アドレス・ピットは、アドレス線ADDに沿って、該当するインターリーブ内の2つのSDRAMチップに対して提供される。2つのSDRAMチップに対して提供される20アドレス・ピットのうち、9ビットは、テクセル・データにアクセス

するためSDRAM内の桁を選択するために使用され、 11ビットは行を選択するために使用される。当業者に よって理解されるように、桁および行アドレス・ビット は、異なるサイクルでSDRAMにラッチされ、RAS およびCASストローブは、従来技術の方法でデータに アクセスするために使用される。

【0069】2サイクルのバースト・モードの間に、第1のサイクルの間に同じインターリーブ内の2つのSDRAMのアドレス指定された位置から16ビットが読み取られ、次に、別のアドレスを用意することなく、第2のサイクルで、2つのSDRAMのもう1つ別の位置から16ビットが読み取られる。第2のサイクル中のアドレスは、同じ行アドレスおよび1増分された桁アドレスを含む。一旦1つのページ(すなわち特定の行)のアドレスが起動されれば、異なる行アドレスが与えられるまでその行は活動的であるという点は理解されるべきであろう。従って、同じインターリーブからアクセスされるべき連続的テクセルが(同じ行アドレスを含む)同じページにあるならば、行アドレスは、連続バーストの最初に1度だけ提供されればよい。

【0070】加えて、RAS、CASおよびWEラインは、従来技術の方法でアドレス指定しSDRAMチップへデータを書き込むため使用される。クロック・イネーブル信号CKEがオフにされると、内部クロックは中断される。SDRAMは、この信号に応答してデータを処理しない状態に保ち、両方のバンクをアイドル状態にする。データ入出力マスクDQM信号は、読取りサイクルの間出力イネーブルとして機能し、書き込みサイクルの間入力データ・マスクとして機能する。

【0071】従来技術におけるSDRAMの使用方法で は、SDRAMは、現在ページから現在のデータをアク セスしている間に後続のデータをどのページからアクセ スするかを決定して現在データ読み取りサイクルが完了 する前にその将来のページを起動させる。SDRAM が、2つの異なるページをイネーブルして同時に活動的 にさせるので、上記従来技術のSDRAMの使用は、従 来技術のDRAMの使用におけるようなデータを異なる ページからアクセスする場合に派生する再ページングの 負荷を回避する。しかしながら、多数の連続読取りサイ クルで読み取られるべきデータが異なるページに位置す る場合、将来ページを前もって調べ起動するために複数 のサイクルが必要とされるため、従来技術のSDRAM 使用法は上記の利点を提供しない。本発明のテクスチャ ・データ記憶方法は、再ページングなしで異なるページ からの複数の連続的SDRAM読取りサイクルを実行可 能とさせることによって、従来技術のSDRAM使用に 比較して利点を持つ。特に、(3線形補間を実行する場 合連続的読取りサイクルの間のアクセスを必要とする) テクスチャの隣接MIPの共通データをSDRAMの別 々のバンクに記憶することによって、別々のバンクから

のデータが、連続的な読取りサイクルで再ページングの 負荷なしにアクセスされることができる。SDRAM処 理性能を向上させるための本発明のデータ記憶配置方法 をテクスチャ・マッピング・データに関して以上説明し たが、本発明の方法がそのようなテクスチャ・マッピン グ・データに関するものに限定されない点は理解される べきであろう。特に、複数の連続的読取りサイクルが異 なるメモリ位置からデータをアクセスするようなタイプ のデータのすべてを割り当てる場合に本発明の方法は応 用できる。

## 【0072】<u>IV. キャッシュ制御FIFO</u>

図9は、境界検査器72、キャッシュ・ディレクトリ7 8、キャッシュ・アクセス回路82、キャッシュ・メモ リ48およびテクセル補間回路76を含むテクスチャ・ マッピング・チップの一層詳細なブロック図である。テ クセル・キャッシュ・アクセス回路82は、4つのキャ ッシュ・アクセス・コマンドFIFO206A、206 B、206Cおよび206Dを含む。キャッシュ・アク セス・コマンドFIFO206A-206Dは、16ピ ット・バス84A、84B、84Cおよび84Dを経由 して境界検査器からそれぞれ受け取るキャッシュ・アク セス・コマンドを記憶する。キャッシュ・アクセス・コ マンドFIFO206A-206Dは、図6に示される コントローラ200A-200Dにそれぞれ対応する。 例えば、FIFO206Aコマンドは、インターリープ 204A内のSDRAMのキャッシュ・アクセスを起動 する。この実施形態においては、各キャッシュ・アクセ ス・コマンドFIFOは、8つの16ピット・コマンド を一時的に記憶する能力を持つ。このように、システム のパイプライン性能を向上させるため、キャッシュ・ア クセス回路が働く前に、8つのコマンドがキャッシュ・ アクセス・コマンドFIFOの各々に記憶される。

【0073】上述のように、レンダリングの間、境界検 査器72は、対象のピクセルに対応するテクスチャ・デ ータのブロックの各々に関する読取りキャッシュ・タグ をキャッシュ・ディレクトリ78に記憶されているブロ ック・タグの各々と比較して、テクセルがキャッシュに あるかどうかを判定する。ヒットが発生すれば、キャッ シュ内のテクスチャ・データの対応するブロックの位置 を表すブロック・インデックスが生成される。タイル作 成/境界検査器は、補間S,T座標、テクスチャID、 特定テクセルのサプテクスチャID、テクセルをアクセ スすべきマップのマップ番号およびテクスチャの基本マ ップのサイズを用いてテクセル・アドレスを決定するル ーチンを同時に実行する。詳細は後述する。(キャッシ ュ・アドレスを構成する) ブロック・インデックスおよ びテクセル・アドレスを用いて、タイル作成/境界検査 器がテクセルが記憶されているキャッシュの特定のイン ターリープおよびそのインターリープのSDRAMチッ プの行および桁アドレス・ピットを決定する。アドレス

情報は、キャッシュ読み取りコマンドとともに、対応す るキャッシュ・アクセス・コマンドFIFOに送られ る。

【0074】テクセル補間回路76は、8つのテクセル ・データFIFO214A0、214A1、214B 0, 214B1, 214C0, 214C1, 214D0 および214D1を含む。テクセル・データF1FO2 14A0ならびに214A1は、キャッシュ・メモリの インターリープ204Aに対応し、F1FO214B0 10 ならびに214B1は、インターリーブ204Bに対応 し、F1FO214C0ならびに214C1は、インタ ーリープ204Cに対応し、F1FO214D0ならび に214D1は、インターリーブ204Dに対応する。 【0075】先に述べたように、キャッシュ・メモリの 4つのインターリーブの各々は、別々のキャッシュ・ア クセス経路を通して同時にアクセスされることができ る。レンダリングの間、テクセル・キャッシュ・アクセ ス回路82がキャッシュ・メモリ48からテクセル・デ ータをアクセスする時、テクセル・アクセス制御ワード が、バス208A、208B、208Cおよび208D を経由してキャッシュ・メモリ48へ与えられる。2つ の連続する16ビットの読取りサイクルの間に4つのテ クセルが同時に4つのインターリーブからアクセスされ る。4つのテクセルは、パス210A、210B、21 OCおよび210D経由で、テクセル・データAのFI FOの1つ(214A0または214A1)に、テクセ ル・データBのFIFOの1つ (214B0または21 4B1) に、テクセル・データCのFIFOの1つ (2 14C0または214C1) に、テクセル・データDの FIFOの1つ (214D0または214D1) にそれ ぞれ送られる。各インターリーブA-Dに対応するFI FOのペア(すなわち0および1) は交互にロードされ る。例えば、インターリープAから読み取られる第1の テクセルがテクセル・データFIFO214A0に記憶 され、インターリーブAから読み取られる第2のテクセ ルがテクセル・データFIFO214A1に記憶され、 インターリープAからの第3のテクセルがテクセル・デ ータFIFO214A0に記憶されるというようにテク セルが交互に記憶される。このような交互方式を使用す る理由は以下の通りである。

【0076】テクセル・データFIFOの各々は、幅3 2ピットで深さ8段階である。組合せれば、8つのFI FO214は、8つのパイプライン化された段階を記憶 する。各段階は、3線形補間の間所望のテクセル・デー タを決定するために使用される8つのテクセルを含む。 バス210A、210B、210Cおよび210Dは、 幅16ピットである。各インターリープにおける各SD RAMペアは、各読取りサイクルの間に16ビットのデ ータを提供する。各パースト読み取りの間、第1の16 ピットが、各SDRAMペアから第1の16ピット・レ

ジスタ (図示されてないない) に送られ、次の16ビットが、各SDRAMペアから第2の16ビット・レジスタ (やはり図示されてないない) に送られる。バースト 読み取りの第2サイクルの終了時点で、両方のレジスタからのデータが、対応する32ビット・バス212A、212B、212Cまたは212D上へ送られる。任意のピクセルに関する所望のテクセル・データを決定するため、テクセル補間回路76が、FIFOにアクセスして次の段階の8つのテクセルを読み取り、上述の方法でそれらのテクセルを補間する。補間結果のテクセル・データが、バス28経由でフレーム・バッファ基板14(図2)へ送られ、そこで、上述の方法で表示画面ピクセルをレンダリングするために使用される。

【0077】3線形補間が実行される時、任意のピクセ ルに関する所望のテクセル・データは、ある1つのMI Pマップの4つのテクセルを補間し、隣接する別のMI Pマップの4つのテクセルを補間して得られる。隣接す る表示画面ピクセルは、一般的には連続的にレンダリン グされる。隣接する表示画面ピクセルは、頻繁に、1つ のテクスチャMIPマップの隣接位置に対応する。この 結果、連続的にレンダリングされるプリミティブに関し て所望のテクセル・データを補間する際いくつかの共通 のテクセル・データが使用されることがよくある。本発 明の1つの実施形態において、多数の近接した読み取り サイクル内で共通のテクセル・データが多数回アクセス される場合、キャッシュは、最初の読取りについてのみ アクセスされるだけで、後続の読取りの各々については キャッシュ読取りサイクルを節約する。最も最近読まれ たテクセルが、テクセル・データFIFO内に記憶され る。このように、それらテクセルに対する後続のアクセ スは、キャッシュではなくFIFOからなされる。これ によって、必要とされるキャッシュ・アクセス数が減 り、システムの帯域幅が増大する。

【0078】テクセル・データ経路A、B、CおよびD の各々について、前回のピクセルに関してテクセル・デ ータFIFO0または1の1つに最も最近書き込まれた テクセル・データが、キャッシュをアクセスするためパ イプライン位置に現在あるテクセル・データと一致する 場合、キャッシュ・アクセス・コマンドは、対応するキ ャッシュ・アクセスFIFO206A、B、CまたはD に送られない。代わりに、テクセル・データが対応する テクセル・データFIFO214A、B、CまたはDの 最も最近書かれた位置に記憶されていることを示すコマ ンドがテクセル補間器に送られる。キャッシュをアクセ スするためパイプライン位置に現在あるテクセル・デー タに対応するテクセル・データが、対応するテクセル・ データFIFOの最も最近書き込まれた位置のデータと 一致しない場合、経路A、B、CおよびDのいずれにつ いても、テクセル・キャッシュ・アクセス・コマンドが 対応するテクセル・キャッシュ・アクセス・コマンドF

IFOに送られ、キャッシュ・メモリ48からそのテクセル・データが読み取られる。

【0079】キャッシュ・アクセスを考慮しなければな らない現在パイプライン位置にあるピクセルについてイ ンターリーブAないしDのいくつかが異なる結果を生み 出す点は理解されるべきであろう。例えば、連続的ピク セルに関する共通のテクセル・データがインターリーブ Aには存在するがインターリーブB-Dには存在しない ことがある。そのような状況においては、キャッシュか らテクセル・データをアクセスするためにパイプライン 位置にある第2の連続ピクセルに関してテクセル・デー タがインターリーブB-Dから読み取られるであろう が、その第2のピクセルに関するインターリーブAから のテクセル・データは、テクセル・データFIFO21 4A0または214A1の1つの同じ位置から読み取ら れるであろう。キャッシュをアクセスせずに複数のピク セルに関してテクセル・データFIFOからテクセルが 再読み取りされる場合、本方式は帯域幅を節約する。

【0080】テクセル補間回路76は、53ピット・コ マンドを境界検査器72から53ピット・バス218経 由で受け取るテクセル補間回路コマンドFIFO216 を含む。テクセル補間回路コマンドFIFOは、各サイ クルの間所望のテクセル・データを補間する際に使用さ れるべきテクセル・データをどこのテクセル・データF IFO位置が含むかを補間回路に標示する最高16のコ マンドを記憶することができる。補間回路コマンドは、 また、(点標本抽出、双線形または3線形などの)補間 モードを示し、補間の際に各テクセルが加重される方法 を指定するSおよびT座標の勾配および小数値を含む。 コマンドは、(双線形補間の場合) 4個または(3線形 補間の場合) 8個のテクセルがFIFO214A0、A 1、BO、B1、CO、C1、D0またはD1のいずれ から読み取られるべきか、また、該テクセルが新しいか 古いかを示すデータを含む。テクセル・データがその経 路のいずれかのテクセル・データFIFOの位置に最も 最近書き込まれたテクセル・データと異なる場合は、そ のテクセル・データは新しいという。新しい場合キャッ シュ読取りが必要とされる。テクセル・データがいずれ かのテクセル・データFIFOの位置に最も最近書き込 まれたものと同じ場合は、そのテクセル・データは古い という。古い場合キャッシュ読取りは必要とされない。 テクセル・データが新しい時、FIFO読取りポインタ が、FIFOの内の次の位置へ移動されなければなら ず、一方、テクセル・データが古い時、同じデータが同 じFIFO位置から読み取られ、読取りポインタを移動 する必要はない。

【0081】図9に示されたテクセル・アクセス回路の 動作を図10および図11を参照しながら以下に更に例 示する。図10は、上位MIPマップの複数のテクセル 50 および(サイズ的に小さい)下位MIPマップの複数の

30

テクセルを示す。テクセルは、上記図8の場合に使用した標記法と同様に、An、Bn、CnおよびDnというラベルをつけられている(但しれは整数)。レンダリングされるべき7つのピクセルに、P0、P1、P6というラベルがつけられている。図に示されているように、レンダリングされるべき(複数)ピクセルは、MIPマップのテクセルに直接対応していない。この例においては、3線形補間法が実行され、上位マップから4つのテクセルおよび低位マップから4つのテクセルがアクセスされ各ピクセルごとに補間される。進行方向は、レンダリングの方向であって、ピクセルに付けられた数字番号に対応する。

【0082】図11は、キャッシュ・アクセス・コマンドFIFO (206A)、テクセル・データFIFO A0 (214A0)、テクセル・データFIFO A1 (214A1) およびテクセル補間回路コマンドFIFO 216を示す。他のテクセル・データ経路B、CおよびDの各々に関するFIFOも同じ形態でで動作するので、便宜上テクセル・データ経路Aに関連するFIFO だけが示されている。各FIFO バッファは、データが読み書きされるべきFIFO 内の単一の位置をそれぞれポイントする書込みポインタおよび読取りポインタを含む。両ポインタは、本実施例では1回につき1位置移動することができる。

【0083】ピクセルP0は、上位マップにおけるテク セルAO、BO、COおよびDOに、そして下位マップ におけるテクセルAO、BO、COおよびDOに対応し ているので、これら8つのテクセルが補間され、ピクセ ルPOに対するテクセル・データが生成される。ピクセ ルPOについて、キャッシュから読み取られるテクセル データをテクセル・データFIFO214A0に書き 込むべきアドレスと共に、上位マップのテクセルAOの アドレス (図10でuA0と標記されている) が、キャ ッシュ・アクセス・コマンドFIFO206Aの最初の 位置に書き込まれる。次に、キャッシュ・アクセス・コ マンドFIFO206Aの書込みポインタが1位置移動 され、キャッシュから読み取られるテクセル・データを テクセル・データFIFO214A1に書き込むべきア ドレスと共に、下位マップのテクセルAOのアドレス (図10で1A0と標記されている) がFIFOの次の 位置に書き込まれる。このように、上述の理由からテク セル・データFIFO0と1は交互に使用される。キャ ッシュ・アクセス・コマンドFIFO206B-206 Dは低位マップのテクセルBO、COおよびDOに関し て同様の方法で更新される。

【0084】ピクセルP1について、上位および下位マップのテクセルA1がアドレスuA1およびIA1にそれぞれ補間のため記憶される。上位および低位マップのテクセルA1は新しいテクセルであり、前のピクセルP0からのテクセルに対応していないので、それらはキャ

ッシュからアクセスされる。このようにして、これらテクセルのテクセル・アドレスが、それらのアドレスから 読み取られるテクセル・データがテクセル・データFIFO214A1に書き込まれるべきことをそれぞれ示す対応するアドレスと共に、キャッシュ・アクセス・コマンドFIFOの後続の2つの位置に付加される。図11は、上記情報で更新された後のキャッシュ・アクセス・コマンドFIFO206Aを示す。

【0085】最初の2つのピクセルP0およびP1につ いては共通のAアドレス指定テクセルが存在しないの で、両者に関するテクセル・データを取り出すためキャ ッシュ・メモリがアクセスされる。最初のコマンドがキ ャッシュ・アクセス・コマンドFIFO206Aから読 み取られ、アドレスuA0にあるテクセル・データがキ ヤッシュ・メモリから読み取られテクセル・データFI FO214A0の最初の位置に書き込まれる。そして、 次のコマンドがキャッシュ・アクセス・コマンドFIF Oから読み取られ、アドレス1A0にあるテクセル・デ ータがキャッシュ・メモリから読み取られテクセル・デ ータFIFO214A1の最初の位置に書き込まれる。 次のコマンドがキャッシュ・アクセス・コマンドFIF Oから読み取られ、アドレスuA1にあるテクセル・デ ータがキャッシュ・メモリから読み取られテクセル・デ ータFIFO214A0の次の位置に書き込まれる。最 後に、第4番目のコマンドがキャッシュ・アクセス・コ マンドFIFOから読み取られ、アドレスIA1にある テクセル・データがキャッシュ・メモリから読み取られ テクセル・データFIFO214A1の次の位置に書き 込まれる。

【0086】次のピクセルP2をレンダリングするた め、アドレスuA1および1A1のテクセルが補間され る必要がある。これらのテクセルが前にレンダリングさ れたピクセルP1についてアクセスされたものなので、 それらは、テクセル・データFIFO214A0および 214A1の最も最近書き込まれたエントリにそれぞれ 記憶されている。従って、それらのテクセルについて新 しいキャッシュ・アクセス・コマンドがキャッシュ・ア クセス・コマンドFIFO206Aに送られることはな い。その代わり、ピクセルP1に関する所望のテクセル データが補間された後、アドレスuA1およびIA1 に記憶されたテクセル・データが、テクセル補間回路に よってテクセル・データFIFO214A0および21 4A1の最も最近読まれた位置からそれぞれアクセスさ れ、キャッシュへのアクセスは必要とされない。直接F IFOパッファからデータを読み取る方が、キャッシュ ・メモリからデータをアクセスする場合に比較して所要 時間は少ない。従って、キャッシュ・アクセスを減らす 本発明のFIFOバッファはシステムの帯域幅を増加さ

50 【0087】上述のように、インターリープA-Dの各

々に対応するテクセル・データFIFO214は、別々に制御されるFIFOゼロおよび1を含む。FIFOは、このような形態で3線形補間を実行するために能率的に分割される。上述から理解されるように、上記の実施形態において、テクセル・データFIFO214の各々は、後続の読取りが同じエントリをポイントできるポインタを維持することによって、その最も最近読み取られたエントリへのアクセスを提供する。このため、連続的な読取りサイクルの間、各インターリーブが2つのマップの間で交互に読み取りを行うが、独立したFIFOが、1つのマップ内で連続的読み取りを実行することができるので、FIFOへの連続アクセスにおいて読取りポインタが同じテクセル・データをポイントすることが可能となる。

【0088】各ピクセルがタイル作成/境界検査器72によって処理されコマンドがキャッシュ・アクセス・コマンドFIFOに送られる場合、コマンドはまたテクセル補間回路コマンドFIFO216に書き込まれる。例えば、ピクセルPOについてアドレスuAOでテクセルにアクセスすべきコマンドがキャッシュ・アクセス・コマンドFIFOに送られると、コマンドNewOが、テクセル補間回路コマンドFIFO216の最初の位置に送られる。コマンドNewOは、インターリーブAからの次のテクセル・データがキャッシュからアクセスされてテクセル・データがキャッシュからアクセスされてテクセル・データFIFO214AOに渡されること、および、FIFOからテクセル・データを読むためにテクセル補間回路は最も最近読み取られた位置から1位置FIFO読取りポインタを移動させなければならないことをテクセル補間回路に示す。

【0089】キャッシュ・アクセス・コマンドFIFOに送られるテクセル・アドレス1A0に対応する次のコマンドについて、コマンドNew1が、テクセル補間回路コマンドFIFOの次の位置に書き込まれる。コマンドNew1は、インターリーブAからの次のテクセル・データも新しいもので、テクセル・データ補間回路214A1から読み取らなければならないことをテクセル補間回路に示す。同様に、ピクセルP1に対応するテクセル・アドレスuA1および1A1に関連するコマンドに関して、コマンドNew0およびNew1がそれぞれテクセル補間器コマンドFIFO216の次の2つの位置に書き込まれる。

【0090】ピクセルP2については、アドレスuA1 およびlA1のテクセル・データが前のピクセルP1の ためFIFOに書かれたデータと同一であるので、テク セル補間器コマンドFIFO216の次の2つの位置に 書かれるコマンドはOld0およびOld1であり、次 のテクセル・データはテクセル・データFIFO214 A0および214A1の最も最近読まれた位置から再読 み取りされるべきであることをテクセル補間器に対して それぞれ標示する。Old0およびOld1コマンド は、FIFOから次のテクセル・データを読むため最も 最近読み取られた位置からFIFO読取りポインタを移 動する必要がないことをテクセル補間回路に示す。

【0091】図10は、次の3つのテーブルをリストしている。第1のテーブルはピクセルの各々について補間される必要があるテクセルを示し、第2のテーブルは、テクセル・データFIFOA0、B0、C0およびD0に記憶される必要がある別々のテクセル・データを頂をリストし、第3のテーブルは、テクセル・データFIFOA1、B1、C1およびD1に記憶される必要がある別々のテクセル・データ値をリストする。ブランク空間は、キャッシュから再び読まれる必要がなく、FIFOからアクセスされることができるようにキャッシュから既に読み込まれた共通テクセル・データを示す。図が示す通り、複数のピクセルについて所望のテクセル・データが補間される時、本発明のFIFO方式によって多数のキャッシュ・アクセスが節約され、この結果システムの帯域幅が増大する。

【0092】図12は、各インターリーブにおいて、あ るピクセルについて読み取られるべきテクセル・データ が最も最近レンダリングされたピクセルについて読み込 まれたか否かを判断するため、テクスチャ・マッピング ・チップによって使用される回路のプロック図である。 この回路は、新しいデータをキャッシュから読み取るよ うに指示する新しいコマンドをキャッシュ・アクセス・ コマンドFIFOの1つに書き込むべきか、あるいは、 テクセル・データは古いのでテクセル・データFIFO の1つから読み取られるべきことを示すコマンドをテク セル補間器コマンドFIFOに書き込むべきか判断する ために使用される。図12は、インターリーブAに対応 する1つの回路だけを示しているが、インターリーブ B、CおよびDに対して、同様の回路が用意される。こ の回路は、タイル作成/境界検査器の最適化エレメント の範囲内に配置される。補間されるべき各テクセルにつ いてタイル作成/境界検査器によって受け取られる補間 されたS, T値を用いて、最適化エレメントは、バス2 20 A上に (プロック・タグおよびテクセル・アドレス を含む) テクセル・アドレスを出力する。 テクセル・デ ータFIFO214A0および214A1に割り当てら 40 れた最も最近処理されたテクセルのアドレスは、アドレ ス・レジスタ222A0および222A1にそれぞれ記 憶されている。現在のテクセル・アドレスが、比較器2 24A0および224A1によって、レジスタ222A 0および222A1に記憶されているテクセル・アドレ スとそれぞれ比較される。

【0093】現在のテクセル・アドレスが、レジスタ2 22A0および222A1に記憶されているアドレスの いずれとも一致しない場合、そのテクセル・アドレスに 対応するテクセル・データが、キャッシュ・メモリから アクセスされる必要があり、適切なコマンドがキャッシ

30

40

34

ュ・アクセス・コマンドFIFOに書かれる。しかし、 テクセル・アドレスが、レジスタ222A0および22 2A1に記憶されているアドレスと一致する場合、テク セル・データはテクセル・データFIFO212A0ま たは212A1にそれぞれ記憶されていて、そのアドレ スに対応するテクセル・データをアクセスする直前にテ クセル補間器によって読み取られる。従って、キャッシ ュ・アクセス・コマンドはキャッシュ・アクセス・コマ ンドFIFOに書かれず、テクセル・データは古いの で、読取りポインタを動かすことなく最も最近読まれた FIFO位置からアクセスされるべきことを示すコマン ドが、対応するテクセル補間器コマンドFIFOに書き 込まれる。

【0094】V. テクスチャ・データ・プロックの構成 図1は、8×8テクセルの基本マップ100を含む一連 の平方テクスチャMIPマップを示す。基本マップを基 に、サイズ的にフィルタして、最小サイズのマップ10 8まで連続的マップの各々が作成される。最小サイズの マップ108にはマップ番号ゼロが割り当てられ、サイ ズが大きくなるマップ毎に番号を1ずつ増分する。従っ て,本例の場合の基本マップ100はマップ番号3を持 つ。マップ番号は、後述する方法で、テクスチャ・デー タの各プロックに対するブロック・タグを決定する際に 使用される。このマップ番号付け方式に従って、1×1 テクスチャ基本マップを仮定すると、マップ番号10は 1024×1024テクセルのマップに対応し、マップ 番号9は512×512テクセルのマップに、マップ番 号8は256×256テクセルのマップにというように それぞれ対応する。テクスチャ基本マップが1×1でな ければ、マップ番号10は、1024テクセルより大き い次元を持つマップに対応する。ここでの記述は、正方 形のテクスチャ・ベース・マップを仮定しているが、長 方形のマップも可能である。長方形の場合、マップ番号 は、マップの長い方の次元のテクセル数によって決定さ れる。例えば、マップ番号10を持つ長方形のマップ は、長次元に1024以上のテクセルを持つ。上記以外 のマップ番号付け法を使用できる点は理解されるべきで あろう。

【0095】マップ番号10を持つ正方形1024×1 024テクセル・マップは、マップ内の各テクセル位置 をユニークに識別するため10ビットのS座標S[9: 0] および10ビットのT座標T [9:0] を必要とす る。同様に、マップ番号9を持つマップは、マップ内の 各テクセル位置を識別するため9ビットのSおよびT座 標を必要とし、マップ番号8を持つマップは、マップ内 の各テクセル位置を識別するため8ビットのSおよびT 座標を必要とするというように、以下のマップ番号につ いて同様となる。任意のピクセルに対応するMIPマッ プのテクセルの位置をユニークに識別するSおよびT座 標は上述の方法で補間される。

【0096】詳細は後述するが、テクスチャ・データ は、(図2の) ホスト・コンピュータ15の主メモリ1 7に256×256テクセルのプロックの形式で記憶さ れる。キャッシュ・ミスが発生すると、キャッシュ・ミ スのあったテクスチャ・データのプロックを識別するキ ャッシュ・タグが、ホスト・コンピュータによって読み 取られ、次に、そのブロックのテクスチャ・データがテ クスチャ・マッピング基板のキャッシュ・メモリ48へ ダウンロードされる。本発明の実施形態において、任意 10 の1時点で、64プロックのテクスチャ・データがキャ ッシュ・メモリに記憶されることができる。これらの6 4ブロックのテクスチャ・データは、1つまたは複数の テクスチャの複数のMIPマップからのデータを含むこ とができる。各ブロックは、それをユニークに識別する ブロック・タグを持つ。9以上のマップ番号を持つMI Pマップは、256×256を超えるテクセルを含み、 従って、複数のブロックの形態で記憶される。複数ブロ ックの形態で記憶されるマップに対する高位S、T座標 は、マップを記憶するデータ・ブロックに関するブロッ ク・タグに含められる。

【0097】例えば、マップ番号9を持つMIPマップ は、512のテクセルに等しい1つの次元を持ち、正方 形の場合は、サイズ的に512×512テクセルであ る。(正方形マップを仮定すると)マップは1ブロック 256×256テクセルの4つのプロックに分割され る。従って、それらのプロックの各々に対するプロック ・タグは、マップの範囲内でのブロックの位置を識別す る1つの高位S座標ピット(S[8]) および1つの高 位T座標ビット(T[8])を含む。同様に、マップ番 号10を持つMIPマップはサイズ的に1024×10 24テクセルであり、1プロック256×256テクセ ルの16のブロックに分割される。従って、それらのブ ロックの各々に対するプロック・タグは、マップの範囲 内でのブロックの位置を識別する2つの高位5座標ビッ ト (S [9:8]) および2つの高位T座標ピット (T [9:8])を含む。

【0098】後述するが、補間の間システムの帯域幅を 減らすため、隣接するMIPマップの同じ部分が反対側 のSDRAMパンクに記憶されるように、テクスチャM IPマップは更に小さく分割されてメモリに記憶され る。加えて、キャッシュ・メモリ内のメモリ空間を効率 的に利用するため、256×256未満テクセルの複数 マップをキャッシュ・メモリの1つのブロックの中に記 憶することができる。

【0099】図13は、

LA

という面画像を含む特定テクスチャに関する一組のテク スチャMIPマップを示す。図13に示されるように、 あるテクスチャに関する一連のMIPマップにおけるM

30

40

I Pマップの各々は、1つの平方テクスチャ・マップに対して等しいサイズの4つの象限に分割される。図12に示される例においては、基本マップは、マップ番号9を持ち、(画像Lを含む)9Q1、(画像Aを含む)9Q2、(画像9を含む)9Q3および(画像5を含む)9Q4の象限に分割されている。同様にマップ番号8は、それぞれし、A、9および5を含む象限8Q1、8Q2、8Q3および8Q4に分割されている。同様にマップ番号7は、それぞれし、A、9および5を含む象限7Q1、7Q2、7Q3および7Q4に分割されている。同様に、更に小さいマップは同様の象限に小分割されている。

【0100】各MIPマップの2つの象限が、キャッシ ュを形成するSDRAMの1つのバンクに記憶され、残 りの2つの象限が反対側のバンクに記憶される。本発明 のテクスチャ・データ配置方式に従えば、8以上の番号 の (すなわちサイズが256×256テクセル以上の) 基本マップを持つテクスチャに関しては、そのテクスチ ャのMIPマップすべての象限のすべてについてメモリ 空間のブロック内のメモリ位置はあらかじめ定められて いる。例えば、図14に示されるように、マップ番号9 の象限9Q1および9Q4は、キャッシュ・バンク1内 の別々のブロックに記憶され、象限9Q2および9Q3 は、キャッシュ・バンク0内の別々のプロックに記憶さ れる。隣接するMIPマップの対応する象限は、反対側 のバンク内のプロックに記憶される。この例において、 それぞれ象限9Q1および9Q4をフィルタしたデータ を含む象限8Q1および8Q4は、キャッシュ・バンク 0内の同じプロックに記憶される。同様に、それぞれ象 限9Q2および9Q3をフィルタしたデータを含む象限 8Q2および8Q3は、キャッシュ・バンク1内の同じ プロックに記憶される。図14は、図13に対してスケ ールが合うように描かれてはいない。図13のマップの 象限が、対応する図14のものと同じ大きさであること は理解されなければならない。

【0101】マップのそれぞれのサイズに従って、マップ番号9の各象限は完全な256×256テクセル・ブロックを占めるが、マップ番号8の4象限は各々ブロックの1/4だけを占める。従って、象限8Q2および8Q3は合わせて同じブロックの1/2を占め、象限8Q1および8Q4は、反対のバンク内のもう1つのブロックの1/2を占める。キャッシュ・メモリ空間を効率的に割り当てるため、それらブロックの各々の中で空いている位置は、マップ番号7以下の適切な象限によって占められる。従って、ゼロないし8の番号を持つマップのすべては、それぞれ別のバンクにある2つのブロックを占める。

【0102】8以下のマップ番号を持つマップに関する 4象限の位置は、(8以上のマップ番号を持つ基本マップを所与として)、図14に示される形態にあらかじめ 定められる。図に示されているように、右上の象限8Q2および左下象限8Q3は同じ物理的関係を維持して、それぞれ第1のブロックの右上および左下の象限を占め、左上の象限8Q1および右下象限8Q4も同じ物理的関係を維持して、第1のブロックとは異なるバンクにある第2のブロックの左上および右下の象限をそれぞれ占めている。また、象限7Q1および象限7Q4は同じ物理的関係を維持して、それぞれ第1のブロックの左上の象限を占め、象限7Q2および象限7Q3は同じ物理的関係を維持して、第2のブロックの右上の象限をそれぞれ占めている。

【0103】3線形補間の間、1つのピクセルが、1つ のMIPマップの中の4つのテクセルと隣接するMIP マップの中の4つのテクセルの間にあるテクスチャ・マ ップの位置に対応すれば、すべての8つのテクセルがキ ャッシュからアクセスされる。両方のMIPマップから アクセスされるテクセルは、大きい方のマップのデータ をフィルタリングした小さい方のマップのデータと共 に、共通のテクスチャ・データを含む。上述のように、 オブジェクトのピクセルがレンダリングされる時、隣接 ピクセルは、そのテクスチャについて同じ2つのMIP マップに対応することがしばしばあり、2つのマップを 記憶するキャッシュ・ブロックの間でキャッシュへの読 取りを連続的に切り換える必要が生じる。キャッシュS DRAMチップの異なるバンクに隣接MIPの共通デー タを記憶することによって、連続的な読取りサイクルの 間2つのMIPマップの間でのキャッシュ読取り切り換 えによる再ページングの負荷が発生しない。これは、3 線形補間の効率的な実施を提供する。

【0104】上述の説明から理解されるように、テクス チャが8以上のマップ番号を持つ基本マップを含む場 合、そのテクスチャに対するプロック間のMIPマップ 割り付けは、本発明の上述の実施例に従って、あらかじ め定められている。すなわち、マップ番号8を持つマッ プの2つの象限が、図14に関して上述したように、バ ンクの1つの範囲内の第1のプロックの予め定められた 位置を占め、マップ番号8を持つマップの別の2つの象 限が、反対バンクの別の1つのプロックの範囲内の予め 定められた反対の位置を占める。しかし、マップ番号7 以下の基本マップを持つテクスチャについては、(各バ ンクに1つのプロックの)2つのプロック内の複数の位 置がマップを記憶するために使用可能であり、ホスト・ コンピュータによって選択される。複数のマップ部分が 単一ブロックのデータを共有する時、共有されたブロッ ク内の各マップの位置を識別するため、以下に記述され る方法で、サブテクスチャ職別子(ID)が割り当てら

【0105】図13の一連のMIPマップの構成に加えて、図14は、異なるテクスチャからの第2の一連のMIPマップ(図でチェッカー盤模様部分)がメモリ・ブ

40

ロックの間に割り当てられる。この第2のテクスチャの MIPマップは小分割され、第1のテクスチャと同じ方法で別々のブロックに記憶される。図14の構成が別々のブロックに構成される異なるテクスチャのMIPマップを示してはいるが、2つの異なるテクスチャからのテクスチャ・データを同じブロック内に記憶することもできる点は理解されるべきであろう。

【0106】上述のとおり、本発明の1つ実施形態にお いて、キャッシュ・メモリは、テクスチャ・マッピング ・データの最高64までのブロック(各ブロックは25 6×256テクセルを含む)を記憶することができる。 キャッシュ・メモリは、プロック0-31を収納するバ ンク0およびブロック32-63を収納するバンク1と いう2つのパンクに区分される。キャッシュ・ディレク トリは、キャッシュのブロックに対応する最高64まで のブロック・タグ・エントリを含む。キャッシュ・ディ レクトリ内の各プロック・タグの物理的な位置は、キャ ッシュ・メモリ内のテクスチャ・データの対応するブロ ックの物理的な位置を識別する。ブロックの位置を示す ブロック・タグから、ブロック・インデックスが生成さ れる。キャッシュのテクセルに関するキャッシュ・アド レスは、ブロックに対するプロック・インデックスおよ びキャッシュ・メモリ内のテクセル・アドレスによって 形成される。テクセル・アドレスは、テクセルに関する 補間された低位S、T座標を含み、また場合によっては 以下に述べるようにサブテクスチャIDのビットを含 tr.

【0107】図15は、4象限に小区分されているマップ番号9を持つテクスチャMIPマップの1例を示す。MIPマップは512×512テクセルであり、従って、各象限はサイズ256×256テクセルでありメモリの1ブロックに対応する。本発明の1つの実施形態に従って、MIPマップの各象限に割り当てられるべきキャッシュ・バンクを決定する簡単な方式がホスト・コンピュータによって実施される。MIPマップの4象限の各々について、象限に関するSおよびT座標の最上位ピットの値に対する論理的排他OR演算の結果が、象限が割り当てられるキャッシュSDRAMバンクを指し示す。

【0108】512×512テクセルのマップについては、9つのS座標ビットS[8:0]および9つのT座標ビットT[8:0]がマップ内の各テクセルの位置を指定する。象限境界は、SおよびT座標ビットS[8]およびT[8]によって表されるSおよびT次元両方の中間点に定められる。従って、マップ番号9を持つMIPマップの4つの象限の各々に関するキャッシュ・バンクを決定するため、各象限の対応する最上位SおよびT座標ビットS[8]およびT[8]の値に対する論理的排他OR演算が実行される。同様に、マップ番号10を持つMIPマップに関しては、そのの4つの象限の各々

に関するキャッシュ・バンクは、各象限の対応する最上位 S および T 座標 ピット S [9] および T [9] の値に対する 論理的排他 O R 演算によって決定される。 奇数のマップ番号を持つ M I P マップについては、 隣接マップからの共通データが異なるバンクに記憶されるようにするため排他 O R 演算の結果が反転される。

【0109】図15で示される例において、ブロック1 ないしブロック4は、それぞれ、左上象限、右上象限、 左下象限および右下象限の512×512テクセル・マ ップに対応する。ブロック1ないしブロック4につい て、ピットS [8]、T [8] はそれぞれ [0, 0]、 [1,0]、[0,1]および[1,1]に等しい。従 って、ブロック1について XOR S [8] XOR T [8] 演算の結果はゼロとなる。マップが奇数マップ番 号(すなわち9)を持つので、この結果の反転値(すな わち1) によって、ブロック1はキャッシュ・バンク1 に記憶されるべきことが標示される。ブロック2につい ては、S [8] XOR T [8] 演算の結果の反転がゼ ロであって、ブロック2はキャッシュ・バンク0に記憶 されるべきことが標示される。ブロック3およびブロッ ク4については、 S [8] XORT [8] 演算の結果 の反転がそれぞれ1およびゼロであって、プロック3は キャッシュ・バンク1に、プロック4はキャッシュ・バ ンク0にそれぞれ記憶されるべきことが標示される。

【0110】図15の例で示されているものと同じテクスチャについてマップ番号10を持つマップに関する限り、そのマップのサイズが1024×1024テクセルであるため16個の256×256テクセル・ブロックに区分けされる。各ブロック毎に、S[9]XORT[9]演算の結果がその特定ブロックに対するバンク番号を標示する。マップ番号10を持つマップの各ブロック毎のXOR演算の結果は、マップ番号9を持つ隣接マップの場合のように反転されずに、これら2つの対応する象限は異なるキャッシュ・バンクに記憶される。

【0111】マップのサイズに応じて、マップを表すテ クスチャ・データ・ブロックのブロック・タグは、特定 のMIPマップ内のブロックの位置を示す少くとも1つ の高位S座標ビットおよび高位T座標ビットを含む。マ ップ番号9を持つ512×512テクセルMIPマップ については、MIPマップ内の各ブロックの位置を示す ためにプロック・タグ内にただ1つのS座標ピットおよ びT座標ピットが必要とされる。マップ番号10を持 ち、16ブロックのデータを含む1024×1024テ クセルMIPマップについては、MIPマップ内の各プ ロックの位置を示すためにプロック・タグ内に2つのS 座標ビットおよびT座標ビットが必要とされる。8以下 のマップ番号を持つマップに関する限り、ブロック・タ グにSおよびTピットは必要とされない。テクスチャM IPマップ・データをホスト・コンピュータの主メモリ からキャッシュ・メモリヘダウンロードする際、ホスト

・コンピュータは、上述の排他的OR演算方式を使用してブロック・タグの上位SおよびT座標ピットをデコードして、各データ・ブロックが書き込まれるべき特定バンクを決定する。

【O112】未使用メモリ空間を最小にするようにテクスチャ・データを割り当てるために、各データ・プロックは、1サブブロックが64×64テクセルである16個のサブブロックにさらに小区分される。テクスチャ・データの各サブブロックは、ブロック内の特定サブブロックの位置を識別するサブテクスチャIDを含む。サブテクスチャIDは、2つのSビットS[1:0]および2つのTビットT[1:0]を含む。1つまたは複数のテクスチャの1つまたは複数MIPマップからの複数サブテクスチャを1つのブロックに記憶することも可能である。

【0113】図16において、ブロック1およびブロッ ク2が、各々16個の64×64テクセル・サブブロッ クに小区分されているキャッシュのバンク 0 および 1 に それぞれ割り当てられている。各ブロックのサブテクス チャは、STOないしST15という符号をつけられ、 2つのS座標ビットおよび2つのT座標ビットを含むサ プテクスチャIDによって識別される。サプテクスチャ は、上述のメモリ割り当て方式と整合性がとれるよう に、一貫した符号が付けられるが2つのキャッシュ・バ ンク内で鏡面反射位置を持つ。64×64テクセルのサ ブテクスチャのサイズは例示のため選択したもので、変 えることはできる。一層小さいサイズのサブテクスチャ は同じブロック内に更に多くのテクスチャを詰め込むこ とができる。サブテクスチャのサイズを小さくすればサ プテクスチャ I Dが一層多くのピット必要とする点は理 解されるべきであろう。

【0114】レンダリングの間、一連のテクセルを補間するため、テクスチャID、サプテクスチャIDおよび当該テクスチャに関する基本マップのサイズを表す8ビット・ワードが、3Dパイプラインを経由して、それらデータを20ビット・レジスタ(図示されてない)に一時的に記憶するタイル作成/境界検査器へ送られる。補間されるべきテクセルが異なるサブテクスチャIDまたはテクスチャIDを持つ場合、新しいデータがタイル作成/境界検査器へ送られ、レジスタに記憶される。サブテクスチャIDは以下に述べるようにテクセル・アドレスの一部として使用される。

【0115】テクセル・アドレスがサブテクスチャIDの下位S, T座標ビットを含むか否かは、アドレス指定されているマップのサイズおよびそのテクスチャの基本マップのサイズに依存する。アドレス指定されているマップが、7以下のマップ・サイズであり、また、その対応する基本マップもまた7以下のサイズである場合、以下に詳細を説明するように、ブロック内のサブテクスチャの位置のアドレスを示すため、テクセル・アドレスの

特定の上位アドレス・ビットが、サブテクスチャIDのビットを含む。上述のように、基本マップがマップ番号 8以上をもつ場合、それぞれのデータ・ブロックの範囲内のそのテクスチャに関するMIPマップ象限のすべての位置はあらかじめ定義されている。従って、マップ番号 8以上を持つマップの1つからテクスチャが取り出される時、サブテクスチャを使用せず、既知のあらかじめ定められた位置を使用して各象限に関するテクセル・アドレスの上位ビットが生成される。しかし、テクスチャの基本マップが7以下のマップ番号を持つ時、MIPマップ象限の位置はあらかじめ定められてなく、サブテクスチャIDビットをテクセル・アドレスの上位ビットとして使用してサブテクスチャの位置を決定する。

【0116】上述のように、異なるテクスチャからの複数のマップは、テクスチャの基本マップが十分小さい限り、単一のデータ・ブロックの異なるサブテクスチャ内に記憶することができる。この場合、各マップについてのテクスチャ・アドレスが下位テクスチャIDピットを含む。例えば、4つの異なるテクスチャからのマップ番号7を持つ4つの異なるマップは、1つのブロック内で異なるサブテクスチャ内に割り当てられ、各テクスチャの基本マップのマップ番号が7である場合、サブテクスチャIDの1S座標ビットおよび1T座標ビットが、テクスチャを見分けるテクセル・アドレスの一部である。タイル作成/境界検査器がテクセル・アドレスを計算するルーチンは、図18を参照して後述される。

【0117】本発明の実施形態において、テクスチャMIPマップ・データは、一度に1ブロックずつダウンロードされる。しかし、サブテクスチャが主メモリからダウンロードされることができるようにサブテクスチャIDをブロック・タグに含めることができる点は理解されるべきであろう。また、本実施形態で記述されるブロックおよびサブテクスチャのサイズは単に例示の目的のものにすぎず、アプリケーションにとって都合のよいように変更することは可能である。

【0118】<u>VI. キャッシュ・ブロック・タグおよびブ</u>ロック・インデックス

キャッシュ・ディレクトリは、64個のエントリの各々に関するブロック・タグを含み、各エントリ毎に対応するブロック・インデックスを職別する。ブロック・インデックスは、テクスチャ・データの対応するブロックの先頭が記憶されるキャッシュの物理的な位置を職別する。ブロック・タグは、図17に示される方法でテクスチャ・データの各ブロックをユニークに識別する23ピットの職別子である。

【0119】テクスチャ・データの任意のテクセルをユニークに職別するため、そのテクセルが対応するテクスチャが職別されなければならない。本発明の1つの実施形態において、テクスチャ・マッピング・ハードウェアは、1つのテクスチャをユニークに職別する8ビット・

40

50

テクスチャIDを導入する。加えて、同じプロック内に 記憶される異なるテクスチャからのテクスチャ・データ について、4ピットのサプテクスチャIDが、テクスチ ャを識別するハードウェアによってサポートされる。こ のように、本発明のテクスチャ・マッピング・ハードウ ェアは、任意の1時点で使用可能な21なわち409 6個のユニークなテクスチャをサポートする。

【0120】上述のとおり、各テクスチャは、一連のM I Pマップによって表現され、本発明の1つの実施形態 において、MIPマップの各々は、一連のMIPマップ における位置を示すマップ番号を備えている。このよう に、任意のテクセル・データは、そのテクスチャに関す るテクスチャID、サプテクスチャIDおよび基本マッ プのサイズによって識別されるだけでなく、それが対応 するMIPマップのマップ番号によっても識別される。 最後に、テクセルは、そのSおよびT座標(すなわちそ の補間されたS, T値) によって、MIPマップ内でユ ニークに識別される。

【0121】サプテクスチャIDおよびテクスチャ・マ ップ基本サイズの他、テクセルをユニークに識別する上 記のパラメータ類を使用して23ビットのブロック・タ グが生成される。マップ番号およびSならびにT座標に 関しては、本発明の1つの実施形態において、5ならび にT座標を生成するために使用されるハードウェアが1 5ピットに限定されている。従って、この実施形態に関 する限り、ハードウェアによってサポートされる最大の テクスチャ・マップは、15ビットSフィールド[1 4:0] および15ビットTフィールド [14:0] を 持ち、その結果、最大テクスチャ・マップは32K×3 2 Kテクセルとなる。上述のとおり、テクセル・データ の各プロックは、256×256テクセルを含む。従っ て、低位SならびにTビット(すなわちT[7:0]な らびにS[7:0]) がテクセル・データ・ブロック内 の特定のテクセルを識別するために使用される。高位S ならびにTビット (すなわちT [14:8] ならびにS [14:8]) だけがテクセル・データの特定プロック を識別するためブロック・タグの中で使用される。

【0122】上述のとおり、各MIPマップは、その対 応するテクスチャに関する一連のマップ内でそのマップ を識別するマップ番号を割り当てられる。あるテクスチ ャに関する一連のマップにおけるMIPマップの数にか かわりなく、その中の最小の(すなわち1×1テクセル のサイズの) MIPマップにマップ番号0が割り当てら れる。32K×32Kテクスチャに関する一連のMIP マップの最大のものは16個のMIPマップを含むの で、サポートされる最大のMIPマップ番号は15であ

【0123】図17は、プロック・タグが形成される様 態を示す。プロック・タグの上位8ピット[22:1 5] は、テクスチャ・データのブロックによって表され

るテクスチャのテクスチャ I Dに対応する。プロック・ タグの低位ピット [13:00] は、高位TならびにS 座標 [14:08] ならびにS [14:08] に対応す る。ブロック・タグ [14] は、高位T座標フィールドの 値と連係してマップ番号の識別を可能にするマップ・ビ ットに対応する。最大32K×32Kより小さいマップ は、小さくなる程少ないビット数となって、SなびにT アドレス・フィールド全体を使用しない点は理解される べきであろう。図17に示されるように、9以上のマッ 10 プ番号を持つマップについては、未使用ビット中の最下 位工座標ビットに対応するプロック・タグ・ビットは、 論理「0」にセットされ、残りの上位T座標ビットに対 応するブロック・タグ・ビットは、論理「1」にセット される。例えば、T座標ビットすべてを使用するマップ 番号15については、マップ・ビットが論理「0」にセ ットされている。マップ・ビットに対応するブロック・ タグ・ビット [14:07] および高位T座標ビット [14:8] を読み取ることによって、左から右に読ん で最初の論理「0」に出会う位置が、ブロック・タグに よって表されるマップ番号を示す。論理「1」がブロッ ク・タグ・ビット [14:08] のすべてに含まれてい る場合、そのマップ番号が8以下であることを表す。

【0124】上述のように、8以下のマップ番号を持つ 特定テクスチャのマップのすべては、それぞれが別のバ ンクに位置する2つのデータ・ブロック内に記憶され る。8以下のマップ番号を持つマップの各々の2つの象 限すなわち半分が、2つのブロックの各々の中に記憶さ れる。プロック・タグ・ピット [07] は、8以下のマ ップ番号を持つマップの1/2部分の各々が2つのプロ ックのいずれに記憶されているかを示す。このように、 8以下のマップ番号を持つマップの各々について、ブロ ック・タグ・ビット [07] は、そのマップの1/2が バンク・ゼロに記憶されている場合は「0」の値を持 ち、バンク1に記憶されている別の1/2について値 「1」を持つ。特定テクスチャからの8以下のマップ番 号を持つマップのすべてが2つのブロック内に記憶され るので、それらのブロックを識別するため、1プロック ・タグ・ピットだけが使用される点は理解されるべきで あろう。従って、8以下の番号を持つマップの各々に関 する特定のマップ番号は、ブロック・タグ・フィールド の一部として記憶されない。

【0125】8以下の番号を持つマップの各々の各象限 に関するブロック・タグ・ピット [07] の値は、当該 象限が記憶されるべきバンクを決定する方式に基づいて 計算される。この方式は、マップ番号が偶数の場合各象 限について実行されるMSB (上位) ビット値の論理的 排他OR演算であり、奇数の場合は上記演算結果の反転 値である。

【0126】図17に示されるように、上位Sアドレス ・ビットに対応するプロック・タグ・ビット [6:0]

20

40

50

は、Sアドレス・ピットが使われないマップ番号8以下の小さいマップについて論理「0」にセットされるため、論理「0」に等しくなければならないことを示すマップ番号に関連して、これらのピットのいずれかが論理「1」として検出されればキャッシュ・ディレクトリ・エントリには有効なデータが含まれていないことを示すように、上位Sアドレス・ピットを使用することができる。

【0127】各MIPマップ象限について、該象限に関する最上位SならびにT座標の値に対する論理的排他OR(すなわちXOR)演算の結果が、該象限が割り当てられるべきキャッシュのSDRAMバンクを指し示す。バンク番号は、偶数のマップ番号を持つマップについてはこのXOR演算結果に等しく、奇数のマップ番号を持つマップについてはこのXOR演算結果の反転値に等しい。これは、図17のテーブルの右欄に、XOR演算を示す記号"^"および論理反転を示す記号"!"を用いて示されている。9以上のマップ番号を持つマップに関しては、各象限は、少なくとも1つのデータ・ブロックの全体を使用し、各プロックは、(図17の最後の欄に示される)XOR演算によって指し示されるバンクに記憶される。

【0128】8以下のマップ番号を持つマップについ て、それらのマップのすべては、(各パンクに1つのブ ロックという形態で) 2つのデータ・ブロックを占め る。図17のテーブルの最後の2つの行は、8以下のマ ップ番号を持つマップの別々の半分 (2つの象限) に対 応する。ブロック・タグ・ビット [07] が、マップの 半分がバンク0プロックあるいはパンク1プロックのい ずれに記憶されるかを表す。ビット [07] の値は、上 述のXOR演算に基づいて計算される。例えばマップ番 号8を持つマップの場合、マップの象限の各々につい て、ブロック・タグ・ビット [07] は、S [7] X OR T[7] に等しい。マップ番号7を持つマップの 象限の各々について、ブロック・タグ・ビット [07] は、S[6] XOR T[6]の反転値に等しい。7 より小さいマップ番号を持つマップの各象限に関するブ ロック・タグ・ビット [07] は、同様に、番号の奇偶 に応じて計算される。(8以下のマップ番号を持つ)マ ップ各々の2つの象限は同じプロックに記憶されるた め、各マップのそれらの2つの象限が同じプロック・タ グ・ビット [07] を持つこととなる点は理解されるべ きであろう。

【0129】 (アクセスされるベきテクセルをアドレスする) 補間されたS, T座標とキャッシュ・ディレクトリの23ビット・プロック・タグの中の1つの間でヒット (一致) が発生すると、キャッシュ・ディレクトリは、そのテクセルを含むキャッシュ・プロックが記憶されているキャッシュ・メモリの物理的な位置を識別するプロック・インデックスを生成する。キャッシュは、任

意の1時点で64ブロックのテクセル・データを記憶する。従って、キャッシュ・メモリにおけるブロック・アドレスを識別するため、先に述べたように、キャッシュに対する高位アドレス・ビットの役目を果たす6ビットのブロック・インデックス (2°=64) が提供される。

【0130】 テクセル・アドレスは、256×256テ クセル・プロック内でアクセスされるべきテクセルの位 置を示すビットS [7:0] およびT [7:0] を含む 16ビット・ワードである。テクセル・アドレスは、補 間されたS、T座標、アクセスされるべきマップのマッ プ番号、テクスチャならびにサブテクスチャアID、お よびテクスチャの基本マップのサイズを使用して、図1 8を参照して記述されるルーチンに従って計算される。 上述のように、テクセルが記憶される該当するインター リーブを決定するため、テクセル・アドレスの下位(L SB) Sピットおよび下位 (LSB) Tピットがデコー ドされる。テクセル・アドレスの残りの14ピットは、 (キャッシュ・アドレスの6つのMSB すなわち上位ビ ットである) 6つのプロック・インデックス・ビットと 連係して、デコードされたキャッシュ・インターリーブ 内のSDRAMペアに送られるキャッシュ・アドレスと して使用される。

## 【0131】VII. テクセル・アドレス計算

レンダリングの間、タイル作成/境界検査器エレメント 72は、パラメータ補間器64から、アクセスされるべ きテクセルの補間されたS, T値およびテクセルがアク セスされるべきマップのマップ番号を表す4ピット・ワ ードを受け取る。パラメータ補間器64から受け取る補 間されたS, T座標値の各々は、16個の整数ピットお よび8個の小数ピットを含む。マップ番号を表す4ビッ ト・ワードは、 (テクセル・サイズ1の) マップ番号0 から (32k×32kテクセル・サイズの) マップ番号 15に至る範囲を含み、既に記述したように勾配から計 算される。次に、補間されたS, T値とキャッシュ・デ ィレクトリにおけるプロック・タグ・エントリの比較が 実行される。プロック・タグの1つとのヒットが発生す れば、ブロック・インデックスが生成される。キャッシ ュ・ディレクトリ・サーチが実行されている時間と並列 して、図18を参照して記述されるルーチンに従ってテ クセル・アドレスが計算される。

【0132】テクセル・アドレスは、タイル作成/境界検査器によって、テクセルのテクスチャID、サプテクスチャID、マップ番号、基本マップ番号および補間されたS, T座標を用いて計算される。タイル作成/境界検査器はこれらの情報のすべてを持つ。アクセスされるべきユニークなテクセル毎に、タイル作成/境界検査器は、パラメータ補間器から、(S、Tの各々について16個の整数ピットと8個の小数ピットを含む)補間されたS, T座標およびテクセルがアクセルされるべきマッ

プ番号を表す4ピット・ワードを受け取り、更に、 (パ ラメータ補間器を通過して来る) 3 Dパイプラインを経 由して、8ピット・テクスチャID、4ピット・サプテ クスチャIDおよび該テクスチャに対する基本マップの サイズを表す8ピット・ワードを含むコマンドを受け取 る。基本マップのサイズを表す8ビット・ワードは、本 発明のマップ番号づけ方式に対応し基本マップのS軸と T軸のサイズをそれぞれ定義する4つのSピットならび 4つのTビットを含む。例えば、4ビットのSおよびT ワードの各々は、(1テクセル次元に対応する)ゼロか ら(32kのテクセルの次元に対応する)15に至る範 囲の値を持つことができる。テクスチャID、サプテク スチャIDおよび基本マップ番号を含む20ビット・デ ータが、キャッシュからアクセスされるべき次のテクセ ルに関する新しく異なるデータと置き換えられるまで、 タイル作成/境界検査器内に配置される (図示されてな い) 20ビット・レジスタに一時的に記憶される。この 情報を使用して、タイル作成/境界検査器は、各テクセ ル毎のテクセル・アドレスを計算する。

【0133】上述のように、(256×256テクセルの基本マップ以上に対応する)8以上のマップ番号の基本マップを持つテクスチャについては、そのテクスチャ内の各マップの象限は、テクスチャ・データ・ブロックおよびキャッシュ・メモリ・バンク内のあらかじめ定められた位置を持つ。そのようなテクスチャのテクセルに関するテクセル・アドレスの各ビットは、既知のあらかじめ定められた割り当て方式に従って計算される。しかし、(128×128テクセルの基本マップ以下に対応する)7以下のマップ番号の基本マップを持つテクスチャについては、そのテクスチャの複数マップの各象限について多数のメモリ位置が使用可能であるので、テクセル・アドレスの一定の上位ビットが、サブテクスチャIDのビットのすべてまたは一部を含む必要がある。

【0134】テクセル・アドレスを計算するためにタイル作成/境界検査器によって実施されるルーチンが図18の流れ図によって示される。ルーチンは、完了するため1サイクルを必要とする。ルーチンは、テクスチャ・マッピング・チップの境界検査器部分を形成する一組の論理ゲート(図示されてない)によって実施されることができる。図18によって概要が示されているルーチンを実行する論理ゲートを実施する方法は当業者によって理解されるべきものであろう。例えば、このルーチンをVerilogのようなソフトウェア・シミュレーション言語で書き、メイン・プロセッサ上で動くSynopsysのような合成ツールによって論理ゲート回路に変換することが可能である。その代替方法として、このルーチンをソフトウエアで書きプロセッサによって実行することもできる

ルーチンはステップ250で開始し、テクセル・アドレス・ピットS[7:0]およびT[7:0]が、補間さ

れたS, T座標ビットS [7:0] およびT [7:0] に等しく なるように事前設定される。このステップで事前設定された値は、後にリセットされない限りそのままの値が維持される。次に、補間されたテクセルが記憶されている特定マップが8以上のマップ番号を持つか否かが判断される(ステップ262)。もしそうであれば、そのようなテクセルに関する限りこのルーチンは終了し、テクセル・アドレスに関するビット値は、事前設定された補間されたS, T座標のまま残る。

【0135】マップ番号が8未満であれば、ルーチンはステップ254に進み、テクセルがバンク番号1またはバンク番号0のいずれに記憶されているかが決定される。上述のように、ブロック・タグ・ビット [07] の値を検査することで、どちらのバンクにテクセルが記憶されているかはわかる。

【0136】テクセルがバンク番号1に記憶されている場合、ルーチンはステップ256へ進み、一定のテクセル・アドレス・ビットをその事前設定値からリセットする。マップ番号1ないし4を持つマップについては、テクセル・アドレス・ビットS [4] = 1、マップ番号1および2を持つマップについては、テクセル・アドレス・ビットS [2] = 1とする。テクセルがバンク0に記憶されている場合、ルーチンはステップ258へ進み、マップ番号0ないし5を持つマップについては、テクセル・アドレス・ビットS [5] = 1とし、マップ番号0および1を持つマップについては、テクセル・アドレス・ビットS [3] = 1とし、マップ番号0および1を持つマップについては、テクセル・アドレス・ビットS [3] = 1とし、マップ番号0および1を持つマップについては、テクセル・アドレス・ビットS [1] = 1とする。

【0137】ステップ256、ステップ258いずれの 後もステップ260へ進み、基本マップが8以上のマッ プ番号を持つか否か判断される。そうであれば、ステッ プ262へ進み、テクセルがパンク0または1のいずれ に記憶されているかが判断される。テクセルがバンク1 に記憶されている場合、ルーチンはステップ264へ進 み、マップ番号7を持つマップについては、テクセル・ アドレス・ビットS[7]=0とし、マップ番号0ない し6を持つマップについては、テクセル・アドレス・ビ ットS [7:6] = 0:1とする。次に、ルーチンはそ のようなテクセルについて終了する。パンク0に記憶さ 40 れているテクセルの場合、ルーチンはステップ266へ 進み、マップ番号7を持つマップについては、テクセル ・アドレス・ピットS [7] =1とし、マップ番号0な いし6を持つマップについては、テクセル・アドレス・ ビットS [7:6] = 1:0とする。次に、ルーチンは そのようなテクセルについて終了する。

【0138】基本マップが8以上のマップ番号を持っていない場合、ルーチンはステップ268へ進み、基本マップが7に等しいマップ番号を持っているか否か判断さ れる。そうであれば、ステップ270へ進み、テクセル

応する場合がある。1つの可能性として、ホスト・コン ピュータがテクスチャAを複数のテクスチャ・データ・ プロックに構成し、テクスチャBをテクスチャAと同じ プロック内の異なるサブテクスチャに構成することがあ る。ホスト・コンピュータは、プリミティブAをレンダ リングする前にテクスチャAおよびBを含むテクスチャ ・データ・プロックをキャッシュ・メモリヘダウンロー ドする。

【0141】代替方法として、ホストはテクスチャAを 10 複数のテクスチャ・データ・ブロックに構成して、キャ

ッシュ・メモリにテクスチャAを含むプロックをダウン ロードすることもできる。次に、ホスト・コンピュータ は、テクスチャAと同じプロックの異なるサブテクスチ ヤ内で主メモリにテクスチャBを構成することができ る。このような形態では、ホスト・コンピュータは、 (図2の) テクスチャ・マッピング・チップ46の動作 を停止させるコマンドを発し、(同じプロック内のテク スチャAおよびBを含む) 新しく構成されたテクスチャ ・データ・プロックをテクスチャ・マッピング・システ ムのキャッシュ・メモリヘダウンロードする。理解され 20 ることであろうが、停止状態が実行されず、新たに構成 されたデータが主メモリからテクスチャ・マッピング・ システムのキャッシュ・メモリにダウンロードされなか ったならば、間違ったテクスチャ・マッピング・データ が、プリミティブBのレンダリングの間アクセスされる 可能性がある。なぜならば、プリミティブBをレンダリ ングする時、テクスチャBを含むデータ・ブロックに関 する読取りキャッシュ・タグがテクスチャAを記憶する キャッシュのデータ・ブロックに対応するプロック・タ グと一致するためキャッシュ・ディクトリのヒットが発 生するからである。しかし、キャッシュのデータ・ブロ ックは、テクスチャAに関するテクスチャ・データだけ を記憶していてテクスチャBに関するものは記憶してい ない。

【0142】IX. 3次元プリミティブ・パイプラインの バイパスおよびテクスチャ・マップのダウンロードに関 する割り込み方式

上述のように、本発明の1つの機能によって、新しいテ クスチャのためのMIPマップは、3Dプリミティブ・ 40 データを扱うパイプラインとは別個のデータ経路を経由 してテクスチャ・マッピング・ハードウェアのローカル ・メモリにダウンロードされる。 (図2の) テクスチャ ・マッピング基板12および (図4の) テクスチャ・マ ッピング・チップ 4 6 は各々、 3 D プリミティブ・デー タおよびテクスチャ・データをそれぞれ受け取る独立し たポートを有する。3Dプリミティブ・データはバス1 8経由で集線器チップ36から受け取られ、一方、テク スチャ・データは2D加速器チップ34からバス24を 経由で受け取られる。従って、新しいテクスチャ・デー タがホスト・コンピュータ15からテクスチャ・マッピ

がバンク 0 または 1 のいずれに記憶されているかが判断 される。テクセルがパンク1に記憶されている場合、ル ーチンはステップ272へ進み、マップ番号7を持つマ ップについては、テクセル・アドレス・ビットS[7] をサプテクスチャ I DピットS [1] の反転に等しく、 テクセル・アドレス・ピットT [7] をサプテクスチャ IDピットT[1] に等しくし、マップ番号0ないし6 を持つマップについては、テクセル・アドレス・ピット S [7:6] をサプテクスチャ I DピットS [1] の反 転および1にそれぞれ等しくさせ、テクセル・アドレス ・ビットT[7]をサプテクスチャIDビットT[1] に等しくする。次に、ルーチンはそのようなテクセルに ついて終了する。テクセルがバンク0に記憶されている 場合、ルーチンはステップ274へ進み、マップ番号7 を持つマップについては、テクセル・アドレス・ビット S[7]をサブテクスチャ I DビットS[1]に等し く、テクセル・アドレス・ピットT [7] をサプテクス チャ I DピットT [1] に等しくし、マップ番号0ない し6を持つマップについては、テクセル・アドレス・ビ ットS [7:6] をサプテクスチャ I DビットS [1] および0にそれぞれ等しくさせ、テクセル・アドレス・ ピットT [7] をサプテクスチャ I DピットT [1] に 等しくする。次に、ルーチンはそのようなテクセルにつ いて終了する。

【0139】 (ステップ260において) テクスチャの 基本マップが8以上のマップ番号を持ってなく、かつ、 (ステップ268において) マップ番号が7に等しくな い場合、当然テクスチャの基本マップが6以下のマップ 番号を持っているので、ルーチンはステップ276へ進 み、テクセルがバンク0または1のいずれに記憶されて いるかが判断される。テクセルがバンク1に記憶されて いる場合、ルーチンはステップ278へ進み、テクセル ・アドレス・ピットS [7:6] をサプテクスチャID ビットS [1:0] の反転に等しくセットし、テクセル ・アドレス・ピットT [7:6] をサプテクスチャID ビットT[1:0]に等しくセットする。次に、ルーチ ンはそのようなテクセルについて終了する。テクセルが バンク0に記憶されている場合、ルーチンはステップ2 80へ進み、テクセル・アドレス・ピットS [7:6] をサプテクスチャ I DビットS [1:0] に等しくセッ トし、テクセル・アドレス・ピットT [7:6] をサブ テクスチャ I DピットT [1:0] に等しくセットす る。次に、ルーチンはそのようなテクセルについて終了

【0140】<u>VIII. テクスチャ・データ構成の例</u> 以下の例は、本発明 の上述の実施形態に従って、ホス ト・コンピュータがテクスチャ・データを構成するプロ シージャを説明するものである。特定のアプリケーショ ンに関して、レンダリングされるプリミティブAがテク スチャAに対応し、プリミティブBがテクスチャBに対

50

30

ング・チップ46ヘダウンロードされる時、フロントエ ンド基板10を通過する3Dプリミティブ・パイプライ ンおよびテクスチャ・マッピング・チップ46はフラッ シュされる必要はなく、このため、新しいテクスチャ・ データがホスト・コンピュータからテクスチャ・マッピ ング・チップへダウンロードされる時は必ず3Dプリミ ティブ・パイプラインのフラッシュを必要とする従来技 術のテクスチャ・マッピング・システムに比較して帯域 幅が増大する。

【0143】3Dプリミティブ・パイプラインをバイパ スしてテクスチャ・データをダウンロードする独立した データ経路は、テクスチャ・マッピング基板上のローカ ル・メモリがキャッシュとして実施される本発明の上述 の実施形態と相まって特に有効である。上述のように、 新しいテクスチャ・データがキャッシュにダウンロード される場合、テクスチャに関する一連のMIPマップ全 体ではなく、必要とされるMIPマップ部分だけがダウ ンロードされる。このようにして、3Dパイプラインの パイパスは、パイプラインをフラッシュすることなくキ ャッシュ・ミスの処理を取り扱うことを可能にする。

【0144】上述のように、図3に示される本発明の1 つの実施形態において、グラフィックス・システムの特 定部分が反復複製して構成されることによって、システ ムの帯域幅が増加される。テクスチャ・マッピング基板 12は、2つのテクスチャ・マッピング・チップ46A ならびに46B、および2つのキャッシュ・メモリ48 Aならびに48Bを備えている。この実施形態では、典 型的には2つのテクスチャ・マッピング・チップの両方 が同時に同じテクスチャ・データを使用するプリミティ ブに関して処理を行うので、両方のキャッシュ・メモリ 48は同じテクスチャ・データを常に保持する。従っ て、ある一方でキャッシュ・ミスが発生すれば必ず両方 を更新するので、同じテクスチャ・データが別々の動作 で両方のキャッシュヘダウンロードされる必要のないこ とが保証されるため、この実施形態はシステムの帯域幅

【0145】図3の複式テクスチャ・マッピング・チッ プ実施形態において、各キャッシュ・メモリは、ホスト ・コンピュータからダウンロードされるテクスチャ・デ ータのみについて更新され、テクスチャ・マッピング・ ハードウェアからローカルに書き込まれることはない。 従って、キャッシュの1つにおけるキャッシュ・ミスに 応答してテクスチャ・データがホスト・コンピュータか らダウンロードされる時は必ず両方のキャッシュが新し いテクスチャ・データで更新されることが保証されるた め、2つのキャッシュ・メモリの間の整合性が維持され る。テクスチャ・マッピング・チップ46の1つにキャ ッシュ・ミスが発生し割り込みが生成されると、ダウン ロードされたテクスチャ・データを用いて両方のキャッ シュ・メモリを更新することができるように、両方のテ

クスチャ・マッピング・チップ46が停止させられる。 このように、いずれかのテクスチャ・マッピング・チッ プから発せられるキャッシュ・ミス信号に応答して、テ クスチャ・マッピング・チップの各々は動作を停止す る。更に、本発明は、異なるキャッシュ・ブロックに対 する2つのテクスチャ・マッピング・チップ46の同時 キャッシュ・ミスをサポートし、キャッシュ・ミスに応 答して、新しいテクスチャ・データ・プロックの両方を 両方のキャッシュにダウンロードする。

【0146】図2に示されるように、3Dプリミティブ ・パイプラインのバイパスは、2D加速器チップ34を 通過する2Dプリミティブ・パイプラインを使用してテ クスチャ・データをダウンロードすることによって達成 される。テクスチャ・マッピング・チップ46ヘテクス チャ・データをダウンロードするデータ経路は、3Dプ リミティブ・パイプラインをバイパスする点は同じとし ても、多数の形態で実施できることは理解されるべきで あろう。例えば、ホスト・コンピュータからテクスチャ ・マッピング基板ヘテクスチャ・データをダウンロード 20 する1つの専用データ経路を備えることも可能である。 【0147】本発明のグラフィックス・システムのホス ト・コンピュータが、同時に動作する複数のプロセスを 持ち、プロセスが割り込まれないように一定のシステム 資源をロックすることを可能にする何らかの方式を提供 するUNIXのようなオペレーティング・システムを使 うこともある。ロッキング方式の使用によって、特定の ハードウェア資源を使用するプロセスは、それらの資源 のロックをはずすまでプロセスはスワップアウトされな

【0148】本発明の1つの実施形態において、急速ロ ック(fast lock)と遅速ロック(slowlock)という2つの タイプのロックがプロセスによる使用のため用意され る。急速ロックが使われると、スワップインされるプロ セスは、適切なハードウエア資源を検査して、そのプロ セスがそれらの資源を使用する最後のプロセスであった か否か判断する。そうであれば、プロセスはハードウェ ア資源状態を復元することなく継続する。しかし、最後 のものでない場合、遅速ロックが要求され、そのプロセ スが最後にスワップアウトされた時の状態にハードウエ ア資源が復元される。同様の結果を達成することができ る多数の代替方法があることは理解されるべきであろ う。

いことを保証することができる。

【0149】3Dプリミティブをレンダリングする間2 Dプリミティブ・パイプラインを使用してテクスチャ・ データをダウンロードする本発明の実施形態において、 2Dおよび3Dプロセスは同時に動かされない。ホスト ・コンピュータのオペレーティング・システムによって 提供されるロッキング方式の使用によって、3Dパイプ ラインが空でない限り2Dプロセスは開始しないこと、 50 および、2 Dパイプラインが空でない限り3 Dプロセス は開始しないことを保証することによって、上記制約が 守られる。3Dプロセスが開始する時それはロックをか け、先行プロセスが2Dであった場合2Dパイプライン が空になるまで開始せず待機する。同様に、2Dプロセ スが開始する時それはロックをかけ、先行プロセスが3 Dであった場合3Dパイプラインが空になるまで開始せ ず待機する。

【0150】プロセスによって、3Dおよび2D動作の両方を実行し、かつ、遅速ロックを放棄することなく3Dプリミティブと2Dプリミティブの間の切り換えを行うこともできる。そのようなプロセスは、また、3Dパイプラインがハードウェアへ2Dプリミティブ・データをダウンロードする前に空であることを確認し、同様に2Dパイプラインがハードウェアへ3Dプリミティブ・データをダウンロードする前に空であることを確認する方式を実行する。この方式を達成するため、2Dおよび3Dプリミティブ・データを使うプロセスは、2Dおよび3Dプリミティブ・データを使うプロセスは、2Dおよび3Dプリミティブ・データを使うプロセスは、2Dおよび3Dプリミティブ・データの間の切り換えを行う前にパイプラインがが空であることを確認するため、この状態レジスタを読み取る。

【0151】上記の本発明の実施形態はキャッシュとして実施されるテクスチャ・マッピング基板上のローカル・メモリを含むが、本発明はそれに限定されない点は理解されるべきであろう。テクスチャ・マッピング基板上のローカル・メモリがキャッシュでなく、プリミティブがレンダリングされる時テクスチャ・マッピング・データがローカル・メモリで使用可能であるようにするため、3Dプリミティブ・パイプラインとは別の経路を経由して、プリミティブがレンダリングされる前に、プリミティブをレンダリングするために必要とされるテクスチャ・マッピング・データの各ブロックがダウンロードされることを保証するようなその他の技術を使用するテクスチャ・マッピング・システムを実施することもできる。

【0152】更に、ホスト・コンピュータによるローカル・メモリのデータ・ブロックの更新のための割り込みを生成する本発明の方式は、多くの他のアプリケーションについて実施することができ、テクスチャ・マッピング・ハードウェア・システムにおける使用に限定されない点は理解されなければならない。この方式は、処理されるべきデータ・ブロックを記憶する主メモリを備えるホスト・コンピュータ、および処理されるべきデータ・ブロックを記憶するローカル・メモリを備えるデータ処理ハードウェアを含むデータ処理システムにとって利点がある。

【0153】X. キャッシュ・ブロック置き換え方式 上述のように、キャッシュにないテクスチャ・データ・ ブロックについてキャッシュ・ミスが発生すると、ホス

ト・コンピュータは、要求されたテクスチャ・データの ブロックを (図2の) キャッシュ48へダウンロードす る。キャッシュがいっぱいの時キャッシュ・ミスが発生 すると、キャッシュ・プロックの1つが、新しくダウン ロードされるテクスチャ・データ・プロックと置き換え られる。本発明の1つの実施形態において、最も以前に 使用されたキャッシュ・ブロックが判定され、キャッシ ュの活動的プロックを維持するための置き換え用として そのプロックが選択される。ホスト・コンピュータ15 のメモリ17に記憶されホスト・コンピュータのプロセ ッサ19上で動くソフトウェア・ルーチンによって、置 き換えられるべきキャッシュ・ブロックが決定される。 テクスチャ・マッピング・チップ46は、置き換えられ るべきキャッシュ・ブロックを決定するソフトウェア・ ルーチンをサポートする2組のレジスタを含む。キャッ シュ・ミスが発生すると、これらのレジスタが、3Dバ イパス・データ経路を経由してホスト・コンピュータに よって読み取られ、置き換えられるべきキャッシュ・ブ ロックを決定する際に使用される。

【0154】レジスタの第1の組は、バンク0およびキャッシュ48の1つにそれぞれ対応するように配置され、最も最近使用された2つの32ビット・レジスタMRU0およびMRU1(集合的にMRU、Most Recently Usedと呼ぶ)を含む。これらのレジスタの各ビットは、その対応するキャッシュ・バンク内に含まれる32個のキャッシュ・ブロックの1つに対応する。あるブロックについてキャッシュ・ヒットが発生するたびごとに、最も最近使用されたレジスタがキャッシュ・ヒットを蓄積するように、MRU0またはMRU1における対応するとヴィントがセットされる。

【0155】レジスタの第2の組は、バンク0およびキャッシュの1つにそれぞれ対応するように配置され、現在使用中の32ビット・レジスタCU0およびCU1 (集合的にCU、Currently Usedと呼ぶ)を含む。CU0またはCU1の1つのビットがセットされている場合、それは、対応するキャッシュ・ブロックがキャッシュのミニディレクトリに現在存在し、従って置き換えられるべきものではないことを標示する。キャッシュのミニディレクトリの詳細は後述する。

40 【0156】キャッシュ・ミスが発生し、ホスト・コンピュータへの割り込みが起きると、図19の流れ図によって示されるソフトウェア・ルーチンが、ホスト・コンピュータのプロセッサ19によって実行され、ダウンロードされるように要求されたテクスチャ・データを含むブロックとどのキャッシュ・ブロックを置き換えるべきかが決定される。ソフトウェア・ルーチンは、置き換えルーチンを実行する際に使用される2つの64ビット状態ワード(すなわちBLOCKS\_TO\_USEおよびBLOCKS\_BUSY)を保持する。これらの状態ワードの64状態ビットの各々は、64個のキャッシュ・

30

44 M 4-

ブロックの1つに対応する。

【0157】図19のステップ300において、それぞ れ初期的に置き換え可能状態にあることを各ピットが標 示するようにBLOCKS\_TO\_USEが初期化され る、ステップ302において、ルーチンはキャッシュ・ ミス割り込みが受け取られたか否かを判断するため継続 的に検査し、割り込みが検出されると、ステップ304 へ進み、3Dバイパス・データ経路を経由してレジスタ MRUおよびCUを読み取る。上述のように、2つのテ クスチャ・マッピング・チップが使われている本発明の 実施形態においては、2つのチップのキャッシュ・メモ リは、同じテクスチャ・データを常時保持する。従っ て、システムが2つのテクスチャ・マッピング・チップ 46を含むならば、両方のチップのレジスタMRUおよ びCUが読み取られ、ルーチンは、置き換え用として、 いずれかのテクスチャ・マッピング・チップにおいて最 も以前に使用されたキャッシュを選択することができ る。ステップ306において、MRUまたはCUでオン にされているピットに対応するBLOCKS\_TO\_U SEのピットをオフにする。2つ以上のテクスチャ・マ ッピング・チップが使用される実施形態では、MRUと CUの論理和を使用して、オフにすべきBLOCKS\_ TO\_USEのピットを決定する。

【0158】ステップ308で、BLOCKS\_TO\_ USEのいずれかのビットがオンにされているかという 判断が行われ、少くとも1つがオンであれば、ルーチン はステップ310へ進み、BLOCKS\_TO\_USE のオンにされているビットの数が所定のしきい値より少 ないか否かの判断が行われる。このステップは、複数の キャッシュ・ミスに関するキャッシュ・ブロック使用実 績の維持を援助し、(後述される) 将来のキャッシュ・ ミス割り込みの適切な処理を確実にするため実行され る。BLOCKS\_TO\_USEのオンにされているビ ットの数が所定のしきい値より少ない場合、ルーチンは ステップ312へ進み、MRUのピットのすべてがオフ にされる。この結果、MRUは、現在処理されているキ ヤッシュ・ミスの後に発生するキャッシュ・ヒットにつ いてのみキャッシュ・ヒットを累積し始める。本発明の 1つの実施形態では、上記しきい値は、BLOCKS\_ TO\_USE中オンにされた11ビットと設定され、こ れは11個のキャッシュ・ブロックが置き換えに使用で きることを標示する。

【0159】ステップ312でMRUがクリアされた後、または、ステップ310でBLOCKS\_TO\_USEのオンのピット数が所定のしきい値未満であると判断された後、ルーチンはステップ314へ進み、BLOCKS\_TO\_USEでオンにセットされたピットの1つが、ダウンロードされるべきテクスチャ・データの新しいブロックとの置き換え用として選択される。ステップ314において置き換えのため選択されたブロック

が、図21を参照して後に説明する方法で、テクスチャ・データの新しいプロックによって置き換えられる。ステップ314において、置き換えられるブロックが選択された後、ルーチンはステップ302へ戻り、別のキャッシュ・ミス割り込みを待つ。

54

【0160】ステップ308でBLOCKS\_TO\_USEのビットにオンにされているビットがないと判断されると、ルーチンはステップ316へ進み、BLOCKS\_BUSYが、MRUとCUの論理和と等しく設定される。従って、BLOCKS\_BUSYでセットされているビットだけが、MRUまたはCUレジスタのどちらかにセットされているビットに対応する。その後、BLOCKS\_TO\_USEは、BLOCKS\_BUSYの補数に等しく設定される。このような形態では、MRUおよびCUでオンにされ、置き換え用に選択されるべきでないことを標示するビットに対応するビットを除いて、BLOCKS\_TO\_USEの各ビットはオンにされる。

【0161】ステップ316でBLOCKS\_TO\_USEがBLOCKS\_BUSYの補数と等しく設定された後、ルーチンはステップ318へ進み、BLOCKS\_TO\_USEのいずれかのビットがオンになっているか判断される。BLOCKS\_TO\_USEの少なくとも1つのビットがオンとなっていれば、ルーチンはステップ310ないしステップ314へ進み、BLOCKS\_TO\_USEのオンにされたビットの数がしきい値を下まわっていればMRUのすべてのビットがオフにされ、BLOCKS\_TO\_USEのオンにされたビットの1つが置き換えのため上述の方法で選択される。

【0162】オンとなっているピットがBLOCKS\_ TO\_USEに1つもない場合、ルーチンはステップ3 20へ進み、3つのアクションが取られる。第1に、B LOCKS\_TO\_USEのオンにされたビットの数が 所定のしきい値より少ないのでMRUのすべてのビット をオフにする。第2に、BLOCKS\_BUSYは、C **Uレジスタと等しい値に設定される。上述のように、各** CUレジスタは、対応するキャッシュ・ミニディレクト リに現在維持されているキャッシュ・ブロックを示して いるので、置き換えられてはならない。複数のテクスチ ャ・マッピング・チップが使われている場合、BLOC KS BUSYは、CUレジスタの論理和と等しく設定 される。最後に、BLOCK\_TO\_USEが、BLO CKS BUSYの補数に等しく設定される。その結 果、テクスチャ・マッピング・チップの1つのキャッシ ュ・ミニディレクトリに現在維持されているデータ・ブ ロックのピットに対応するピットを除いて、BLOCK S\_TO\_USEの各ピットはオンにされる。ルーチン はステップ314へ進み、BLOCKS\_TO\_USE の中のオンにされたビットの1つが置き換え用として選 択される。このように、ミニディレクトリにあるもの以

外のキャッシュのブロックのいずれかを置き換え用とし て選択することができる。

【0163】図19に示される本発明の実施形態は、キ ャッシュ・ミスが発生する時LRU法(すなわち最も以 前に使用されたものを対象とする方式)を用いてキャッ シュ・ブロックを置き換える置き換え方式を使う。本発 明の有効範囲を逸脱することなくこの方式に種々の変更 を加えることができることは理解されなければならな い。例えば、図19に示される実施形態において、MR Uハードウェア・レジスタが、複数のキャッシュ・ミス が潜在的に含まれる可能性のある一定時間にわたってキ ャッシュ・ヒットを収集するために使用され、BLOC KS TO USEのオンにされたビットの数が所定の しきい値を下回った時にのみMRUレジスタをクリアす る。更にまた、ソフトウエア状態ワードのBLOCKS \_BUSYは、BLOCKS\_TO\_USEのすべての ビットがオフであることが判明した場合にのみステップ 316またはステップ320で更新される。代わりの方 法として、キャッシュ・ミス割り込みが受け取られる度 毎にMRUを使用してBLOCKS\_BUSYを更新す ることによって置き換えを実行することができる。この 形態で、複数のキャッシュ・ミスが潜在的に含まれる可 能性のある一定時間にわたってキャッシュ・ヒットの実 績を累積するためソフトウェア状態ワードBLOCKS BUSYを使用することができ、そして、ハードウェ ア・レジスタMRUを、ミスとミスの間のヒットを累積 するため使用することができる。

【0164】更に、MRUをクリアする効果を持つBL OCKS\_TO\_USEのオン・ピットのしきい値が上 述の実施形態において11ブロックについてオンにセッ トされているというものであったが、この数値は明らか に変更することができることは理解されるべきであろ う。このしきい値は、ルーチンが、ステップ308にお て、BLOCKS\_TO\_USEのピットがどれもオン になってない状態に遭遇する回数に影響を及ぼす。この 状態は最も最近使用されたキャッシュ・ブロックについ て (ステッップ316またはステップ320で) BLO CK\_TO\_USEの更新につながるのでこの状態を回 避することが望ましい。BLOCKS\_TO\_USEに おいてオンにセットされるピットが、複数のキャッシュ ・ミスの処理を通して使用されたことのないブロックを 反映するように、高分解能を備えることが望ましい。従 って、MRUクリアにつながるBLOCKS\_TO\_U SEのオン・ビットのしきい値を制御することによっ て、ステップ308においてBLOCKS\_TO\_US Eのオン・ビット数を判断する本ルーチンの回数が最小 限に抑えられ、最も以前に使用されたキャッシュ・ブロ ックを決定する場合の望ましい分解能が与えられる。

【0165】ホスト・コンピュータ上で実行されるソフトウエア・ルーチンによって実施される上述の置き換え

方式がキャッシュ・メモリに関する使用に限定されるものではないことは理解されるべきであろう。ローカル・メモリが、処理されるデータ・ブロックを含み、追加データ・ブロックがホスト・コンピュータからローカル・メモリへダウンロードされる時にローカル・メモリ内のデータ・ブロックが置き換えられるようなデータ処理システムのどのようなシステムにおいても上記置き換えルーチンを使用することが可能である。

## 【0166】XI. キャッシュ動作の実行禁止

本発明の1つの実施形態において、プリミティブのレン ダリングの間テクスチャ・データが必要とされる前に任 意の3Dプリミティブに関するテクスチャ・データがメ モリ48にダウンロードされるようにするため、キャッ シュ・ミスを実行禁止(disable、ディスエーブル)にす ることによってテクスチャ・マッピング基板上のローカ ル・メモリ48のキャッシュ動作を実行禁止にする機能 が備えられる。テクスチャ・マッピング・チップ46の 各々は、キャッシュとしてのローカル・メモリの動作が 実行可能状態であることを標示する状態ビットを含む。 20 この状態ビットがオンになっていれば、キャッシュ・ミ スの発生が、ホスト・コンピュータの割り込みおよびテ クスチャ・マッピング・チップの停止を引き起こす。し かし、この状態ピットがオフとなっていれば、テクスチ ャ・マッピング基板のローカル・メモリ48はキャッシ ュとして機能せず、いかなるプリミティブに対するテク スチャ・データも、キャッシュ・ミスが発生しないよう に、該プリミティブによって必要とされる前にメモリ4 8にダウンロードされる。本発明の1つの実施形態にお いて、キャッシュとしてのローカル・メモリの動作が実 30 行禁止にされ、テクスチャ・データが、テクスチャ・マ ッピング基板上のローカル・メモリに3Dプリミティブ ・パイプラインを経由してダウンロードされ、テクスチ ャ・データと対応する3Dプリミティブ・データの同期 が取られる。

【0167】XII. キャッシュ・ミスに応答してテクス チャ・データをダウンロードする方式を支援するテクセ ル・ポート・レジスタ

上述のように、(図2の) テクスチャ・マッピング・チップ46は、ホスト・コンピュータ15からダウンロードされるテクスチャ・データを受け取るため使用される(図4の) テクセル・ポート92を含む。テクセル・ポートは、テクセル・データのダウンロードを支援する多数のレジスタを含む。それらのレジスタのいくつかは、上述のレジスタMRUとCUを含む。その他のテクセル・ポート・レジスタには、コマンド・レジスタ、状態レジスタ、テクセル・データ・レジスタ、ディレクトリ・タグ・レジスタ、キャッシュ・アドレス・レジスタおよびパイプ・タグ・レジスタが含まれる。それぞれの機能を以下に説明する。

50 【0168】3Dプリミティブ・パイプライン経由でこ

れらレジスタへの書き込みを行えるように、テクセル・ポート・レジスタへのアクセスが提供される。3Dパイプラインが使用中の時でも、単にパイプラインに置かれているレジスタ書き込み用データを用いて、テクセル・ポート・レジスタに書き込むことができる。さらに、テクセル・ポート・レジスタは、24ビット・バス24(図2)上に備わる3Dパイプライン・バイパスを経由してアクセスすることも可能である。テクセル・ポート・レジスタをアクセスする場合、バス24の8ビットが、どのテクセル・ポート・レジスタの読み取りまたは書き込みを行うべきかを指定するレジスタ・アドレスとして使用され、データがテクセル・ポート・レジスタに書き込まれる時、上記バス24のその他の16ビットがデータを提供する。

【0169】テクセル・ポート・レジスタの構成は図20に示されている通りである。本発明の1つの実施形態において、テクセル・ポート・レジスタの各々のビット数は32ビットである(ただし一部のレジスタの多数のビットは未使用)。

【0170】 A. テクセル・コマンド・レジスタ テクセル・コマンド・レジスタは、詳細は後述するが、 キャッシュ・ミスを取り扱うホスト・コンピュータのソ フトウェア・ルーチンによって使用される多数のビット を含む。停止ビット350は、ソフトウェア割込み処理 ルーチンによってセットされ、テクスチャ・マッピング ・チップに対してその動作を停止するように指示する。 上述のように、2つのテクスチャ・マッピング・チップ が備わる本発明の実施形態においては、両方のキャッシ ュが整合性を保つようにどちらのキャッシュ・ミスが発 生しても両方のテクスチャ・マッピング・チップは同じ テクスチャ・データで更新される。どちらかのテクスチ ャ・マッピング・チップのキャッシュ・ミスが受け取ら れると、それぞれのテクセル・コマンド・レジスタの停 止ビット350をセットすることによって両方のテクス チャ・マッピング・チップが停止させられる。キャッシ ュ・ミスに応答して新しいテクスチャ・データがホスト ・コンピュータからダウンロードされた後、キャッシュ ・ミスを扱うソフトウェア・ルーチンがコマンド・レジ スタに書き込みを行うことによって停止ビットがクリア される。

【0171】割り込み可能ビット352は、それがオンの時、キャッシュ・ミス発生の際テクセル・ポートからの割り込みを可能にする。このビットは、テクスチャ・マッピング基板12(図2)上のローカル・メモリ48をキャッシュとして動作させない上述の機能を提供する場合にはオフにセットされる。

【0172】 書込みLoki0354ならびに書込みLoki1ビット356は、テクセル・ポート・レジスタに関する書込み可能/禁止を制御する。Lokiは、テクスチャ・マッピング・チップ46を識別するために使

用される短縮形名称である。2つのチップが使用される 本発明の実施形態においては、それら2つのチップはし okiOならびにLoki1と呼ばれる。単一のテクス チャ・マッピング・チップが使われ時は、そのチップは LokiOとして識別される。テクセル・ポート・レジ スタのいずれかに対する書込みを行うコマンドがバス2 4経由で受け取られると、各テクスチャ・マッピング・ チップ (すなわちLoki0ならびにLoki1) はそ の書込みビットが使用可能とされているかを判断するた 10 めそのコマンド・レジスタを検査し、使用可能であれ ば、受け取られた書込みコマンドに従ってそのテクセル ・ポート・レジスタを更新する。従って、書込みLok i 0 3 5 4 ならびに書込み Loki 1 ビット 3 5 6 の値 を制御することによって、ホスト・コンピュータ上で動 くソフトウェア・ルーチンが、2つのテクスチャ・マッ ピング・チップのテクセル・ポート・レジスタに、別々 に、あるいはまた同時に書き込むことができる。

【0173】Loki読取りピット358は、テクスチ ャ・マッピング・チップの1つのテクセル・ポート・レ 20 ジスタの読取りを可能にする。テクセル・ポート・レジ スタを読み取るコマンドがテクセル・バス24経由で受 け取られると、一時点において、テクスチャ・マッピン グ・チップ (複数) の中の1つだけが応答して、バス上 へそのテクセル・ポート・レジスタの内容を送出する。 2 つのテクスチャ・マッピング・チップが備わる実施形 態において、各々は、該チップがLoki0かLoki 1のどちらかであることを示すハードウエア・ピンを備 える場合がある。Loki読取りピットがソフトウェア によってセットされる場合、それはLokilからの読 取りが可能とされていることを示し、Loki読取りビ ットがセットされていない場合、それはLoki0から の読取りが可能とされていることを示す。テクセル・コ マンド・レジスタの形式が、両方のテクスチャ・マッピ ング・チップ (LokiOとLoki1) に同じデータ で同時に書き込むことを可能にするため、レジスタへの 書き込みのため1回の書込みサイクルだけでよい点は前 述の記載から理解されることであろう。

## 【0174】B. テクセル状態レジスタ

テクセル・ポート状態レジスタは、オンにセットされる 40 時、システムが 2 つのテクスチャ・マッピング・チップ を含むことを示す複数 Lokiビット 3 6 0 を含む。コマンド・レジスタのビット 3 5 2 がオンの時は必ず割込み可能ビット 3 6 2 はオンにされ、テクスチャ・マッピング・チップのローカル・メモリはキャッシュとして機能し、キャッシュにないテクスチャ・データが必要とされる時、ホスト・コンピュータに割り込むためのキャッシュ・ミスを生成することを標示する。このビットは、コマンド・レジスタと共に状態レジスタにも含められるので、状態レジスタを単に読むだけでテクセル・ポート の状態を読み取ることができる。

シュに書き込まれる。

60

る。上述のように、キャッシュは、各プロックが256 ×256アレイのテクセルを含む64プロックのテクス チャ・データを記憶する。テクセル・キャッシュ・アド レス・レジスタは、キャッシュにおける64プロックの うちで読み込みまたは書き込みの対象となる特定の1つ のプロックを識別する6ピットのプロック・インデック ス・フィールド380を含む。加えて、このレジスタ は、上記ブロック・インデックス・フィールドで識別さ れるプロック内で読み込みまたは書き込みの対象となる 10 特定のテクセル・アドレスを識別する16ピットのプロ ック・アドレス・フィールド382を含む。 キャッシュ ・ミスに応答してテクスチャ・メモリにデータがダウン ロードされる時、ブロック・インデックスが、上述のL RU(すなわち最も以前に使用されたものを選択する) 置き換え法を使用してソフトウェア・ルーチンによって セットされ、プロック・アドレス・フィールド382が 最初のテクセルをブロックに書き込むためゼロに初期化 される。キャッシュ・アドレス・レジスタは、テクセル ・データ・レジスタがアクセスされると必ずプロック・ アドレス・フィールド382を自動的に増分する。この ように、キャッシュ・ブロック内のブロック・アドレス のすべてにわたってプロック・アドレス・フィールドが 増分され、テクセル・データの新しいプロックがキャッ

【0180】F. テクセル・ディレクトリ・タグ・レジ <u>スタ</u>

テクセル・ディレクトリ・タグ・レジスタは、キャッシ ユ・ブロック・タグを表す23ビットのブロック・タグ ・フィールド384を含み、キャッシュ・アドレス・レ ジスタのブロック・インデックス・フィールド380に よって定義されるキャッシュ・ディレクトリ・エントリ を書き込むために使用される。上述のように、キャッシ ュ・ブロック・タグの23ビットは、8ビットのテクス チャID、7ピットのS座標、7ピットのT座標、およ び、プロック・タグに対応するテクスチャ・データのブ ロックによって表されるマップのマップ番号を識別する 付加ピット (1 ピット) を表す。キャッシュ・ミスに応 答してテクスチャ・データの新しいブロックがホスト・ コンピュータからダウンロードされる時、そのブロック ・タグは、テクセル・バス24経由でディレクトリ・タ グ・レジスタにロードされる。 ディレクトリ・タグ・レ ジスタから、プロック・タグは、キャッシュ・アドレス ・レジスタのプロック・インデックス・フィールド38 0によって識別されるキャッシュ・ディレクトリ・エン トリに書き込まれる。上述のように、キャッシュ・ミス を発生させたパイプ・タグ・レジスタのタグと一致する ディレクトリ・タグ・レジスタにプロック・タグが書き 込まれると、キャッシュ・ミス割り込みはクリアされ

【0181】XIII. キャッシュ・ミス割り込みを取り扱 50

【0175】割り込みがテクスチャ・マッピング・チッ プから発生し、該チップが新たなテクスチャ・データが ダウンロードされるのを待つ時、割り込み有効ビット3 64がオンにされる。パイプ・タグ・レジスタ (後述) に記憶されているキャッシュ・ミスを発生したキャッシ ュ読取りタグと一致するキャッシュ・タグを用いてキャ ッシュ・ディレクトリ・タグ・レジスタ (後述) に書き 込みが行われると、このピットはクリアされる。

【0176】状態レジスタは、キャッシュ・ミスが発生 する時テクスチャ・マッピングの停止を支援する2つの ピットを含む。停止可能ピット368は、コマンド・レ ジスタの停止ビット350がセットまたはクリアされる 毎に、ホスト・コンピュータ上のソフトウェア・ルーチ ンによってそれぞれセットまたはクリアされ、当ビット がオンの時動作を停止するようにテクスチャ・マッピン グ・チップに指示する。このピットがコマンド・レジス タと共に状態レジスタに備えられるので、テクスチャ・ マッピング・チップの状態が単一のレジスタに記憶され る。キャッシュ・ミスが発生し、キャッシュ・ディクト リが新たなデータがダウンロードされるのを待つ時、割 込み有効ピット364がテクスチャ・マッピング・チッ プのハードウエアによってオンにされる。キャッシュ・ ミスが発生したプロック・タグと一致するキャッシュ・ タグを用いてキャッシュ・ディレクトリ・タグ・レジス タ (後述) に書き込みが行われると、このビットはクリ アされる。

【0177】C. パイプ・タグ・レジスタ

パイプ・タグ・レジスタは、テクスチャ・マッピング・ チップのパイプラインによってインデックス付けされた 最後のプロック・タグを記憶する。キャッシュ・ミスが 発生すると、パイプ・タグ・レジスタは、キャッシュ・ ミスが発生したプロック・タグ370を記憶する。テク セル・ポート・バス24を経由してパイプ・タグ・レジ スタを読み取ることによって、キャッシュ・ミス割り込 みに応答するソフトウェアが、キャッシュ・ミスに応答 してダウンロードされなければならないキャッシュ・ブ ロックのタグを決定することができる。

【0178】D. テクセル・データ・レジスタ

テクセル・データレジスタは、キャッシュ・ミスが発生 した時テクスチャ・データをキャッシュ48へダウンロ ードするために使用される。上述のように、各テクセル は、αを示す1パイト372、赤の値を表す1パイト3 74、緑の値を表す1パイト376および青の値を表す 1パイト378を含む32ビットのデータによって表さ れる。

【0179】E. テクセル・キャッシュ・アドレス・レ <u>ジスタ</u>

テクセル・キャッシュ・アドレス・レジスタは、キャッ シュヘテクセル・データを書き込み、プロック・タグを キャッシュ・ディレクトリに書き込むために使用され

62

## うソフトウエア・ルーチン

上述の記載から理解されるように、テクセル・ポート・ レジスタは、キャッシュ・ミス割り込みに応じて必要な テクスチャ・データをダウンロードする機能を遂行する ホスト・コンピュータ15上のソフトウェア・ルーチン によって使用される。図21は、このソフトウェア・ル ーチンの流れ図を示す。ステップ400において、Lo kiOおよびLokil両方のテクセル・コマンド・レ ジスタにおける停止ピット350がセットされる。次に ルーチンはステップ402へ進み、テクセル状態レジス タの停止ピット368を読み、両方のLokiが停止し たか否か判断する。LokiOおよびLoki1が停止 したことが確認できるまでルーチンは両方の状態レジス タの読み取りを継続する。両方が停止したと確認する と、ルーチンはステップ404へ進む。システムがただ 1つのテクスチャ・マッピング・チップ46 (すなわ ち、LokiO)を含む場合、LokiOは、テクセル ・バス24上にLokiOのテクセル・ポート・レジス タの内容を送出することによってLokilのテクセル ・ポート・レジスタを読み取る要求に応答する。このよ うに、ソフトウェア・ルーチンがステップ402で両方 のLokiが停止したか否か判断する時、LokiO が、LokiOが停止した場合のようにLoki1の読 み取り要求に応答するので、処理はステップ404へ進 t.

【0182】ステップ404で、Loki0がキャッシュ・ミスによって割り込みを起こした否かを調べるためLoki0のテクセル状態レジスタ中の割り込み有効ビット364が読み込まれる。もし割り込みが発生していれば、ルーチンはステップ406へ進み、Loki0のパイプ・タグ・レジスタが読み取られ、キャッシュ・ミスを発生させたテクスチャ・データのブロックのブロック・タグを識別する。ソフトウェア・ルーチンはこのブロック・タグを使用して、ホスト・コンピュータのメモリ17(図2)に記憶されているテクスチャ・データの対応するブロックにアクセスし、ステップ408で、キャッシュのどのブロックを、ダウンロードされるテクスチャ・データの新しいブロックと置き換えるべきかを決定する。この決定は、図19に関連して上述したLRU法を使用して実行される。

【0183】上述のように、システムが2つのテクスチャ・マッピング・チップを含む場合、各々におけるキャッシュは全く同じエントリを持つように維持される。従って、テクスチャ・マッピング・チップの1つに発生したキャッシュ・ミスに応答してホスト・コンピュータからダウンロードされるテクスチャ・データは、両方のチップのキャッシュに書き込まれる。かくして、置き換えられるキャッシュ・ブロックが識別されたならば、ルーチンはステップ410〜進み、Loki0および(Loki1が存在する場合)Loki1におけるキャッシュ

・アドレス・レジスタが、ステップ408で決定された プロック・インデックスを用いて書き込まれる。ステッ プ412で、キャッシュ・ミスに応答してテクスチャ・ キャッシュにダウンロードされるべきテクスチャ・デー タのブロックのブロック・タグを用いてディレクトリ・ タグ・レジスタに書き込みが行われ、ステップ414に おいて、テクスチャ・データがテクセル・データ・レジ スタに書き込まれる。このように、本ルーチンは、キャッシュ・ミスのあったテクスチャ・データのブロックを ずウンロードしてキャッシュ・ミスに応答する。

【0184】ステップ406ないしステップ414にお いてテクスチャ・データのプロックがLokiOおよび Lokilにダウンロードされたあと、あるいは、ステ ップ404でLoki0が割り込まれなかったと判断さ れたなら、ルーチンはステップ416へ進み、キャッシ ユ・ミスが発生したのがLokilであることを示すL oki1状態レジスタの割り込み有効ピット364を調 べる。上述のように、システムが1つのテクスチャ・マ ッピング・チップだけを含む場合、Loki0がLok i 1テクセル・ポート・レジスタの読取りに応答する。 LokiOがLoki1の状態レジスタの読取りに応答 する場合、その割り込み有効ビット364はマスクされ ているので、ソウフトウエア・ルーチンはステップ41 6においてLoki1が割り込みを起こしていないと判 断する。このマスキングによって、Loki0からの割 り込みを再プロセスしてテクスチャ・データをダウンロ ーすることが防止される。従って、ただ1つのテクスチ ャ・マッピング・チップだけが備わるシステムにおいて は、ルーチンはステップ416でLokilに割り込み が発生していないと判断し、ステップ418へ進み、L oki0のコマンド・レジスタの停止ピット350がオ フにされ、これによって、テクスチャ・マッピング・チ ップがそのパイプラインにおけるプリミティブ処理を続 行することが可能とされる。

【0185】システムが2つのテクスチャ・マッピング・チップを含む場合、ルーチンはステップ416でLoki1が割り込みを起こしたか否かを判断し、起こしていなければ、ステップ418へ直接進み、両方のテクスチャ・マッピング・チップの停止ビットをオフにして両方のチップがプリミティブ処理を続行することを可能にする。しかし、ステップ416で、Loki1がキャッシュ・ミスに応答して割り込みを起こしたと判断すれば、ルーチンは、ステップ420ないしステップ424へ進み、Loki0の割り込みを処理するステップ406ないしステップ414と同様の方法でLoki1の割り込みを処理する。次にルーチンはステップ418へ進み両方のテクスチャ・マッピング・チップの停止ビットをオフにする。

50 【0186】2つのテクスチャ・マッピング・チップを

備えるシステムにおいては、両方のチップが同じブロック・タグについてまたは異なるブロック・タグについて同時にキャッシュ・ミス割り込みを生成することができる点は理解されるべきであろう。両方のテクスチャ・マッピング・チップが、同じブロック・タグについてキャッシュ・ミス割り込みを生成する場合、割り込みは、ステップ400ないしステップ414で処理される。従って、ステップ412においてキャッシュ・ミスのあったブロック・タグを両方のLokiのディレクトリ・タグ・レジスタに書き込むことによってLoki1からの割り込みがクリアされるので、ステップ416においてチンはLoki1の割り込みを検出しない。このようにして、図21に示される方法が、いずれのテクスチャ・マッピング・チップからの割り込みに同時に、応答れ個別的に、あるいは、両方の割り込みに同時に、応答

# 【0187】XIV. キャッシュ・ミニディレクトリおよび主ディレクトリ

することができる。

上述のように、本発明の1つの実施形態において、キャ ッシュは、1プロックが256×256テクセル・デー タからなる64ブロックのテクセル・データ、および2 3ピットのプロック・タグを持つ64のエントリを含む 完全連想型キャッシュ・ディレクトリを含む。本発明が 3線形補間モードで動作する場合、8個のテクセル読取 りが、ある1つのピクセルについて所望のテクセル・デ ータを決定するために実行される。それら8個のテクセ ルのうち、ある1つのマップにおける4個のテクセルが 1回の読み取り動作で同時に読み出され、別のマップの 4個のテクセルが第2の1回の読み取り動作で同時に読 み出される。当該ピクセルがキャッシュ・ブロック境界 を隣接するマップの位置に対応する場合、1つのマップ 内で所望のテクセル・データを生成するためキャッシュ から読み取られる4つのテクセルが各々異なるキャッシ ュ・ブロックに記憶されていることがある。このよう に、各ピクセルに関するキャッシュからの4つのテクセ ルの同時の読み取りは、キャッシュ・ディレクトリにお ける64ブロック・タグ・エントリと4回の別々の比較 を行うことを必要とする場合がある。

【0188】従来技術の完全連想型キャッシュは、次の2つの形態の1つで動作する。第1の形態は、1つの読取りタグを1回のサイクルであらゆるキャッシュ・タグ・エントリと比較することができるように、キャッシュ・タグ・エントリ毎に別々のハードウェア比較器を備えるものである。そのような技術は、4回の読み取りを同時に行う本発明において高価なハードウェア・コストの原因となる254(すなわち4×64)個の23ビット比較器を必要とするであろう。従来技術の完全連想型キャッシュによって使われる第2の技術は、1つのキャッシュ・タグ比較器を使用し、各キャッシュ・エントリは、読取りタグと順次比較される。そのような技術は、

1回の読取り動作の間に読み取られる4つのテクセルの各々がキャッシュにあるか否かを判断するためキャッシュ・ディレクトリに対する256回の読取りサイクルが潜在的に必要とされるため、本発明のシステム帯域幅にマイナスの影響を与える。

【0189】これらの問題を克服するため、本発明のキ ャッシュ・システムは、ミニディレクトリ (図22) お よび主ディレクトリ(図23)を含む。ミニディレクト リは、完全連想型ディレクトリであって、対応するブロ ック・インデックスと共に、5つの最も最近読まれたキ ャッシュ・ブロック・タグを含む。図21に示されるよ うに、ミニディレクトリ500は、ミニディレクトリか ら出力501-505上にそれぞれ出力される5つのエ ントリを含む。それらエントリの各々は、4グループの タグ比較器507-510に接続される。タグ比較器5 07-510の各グループは、5つの23ビット比較器 (図示されてない) を含み、双線形または3線形補間が 実行される時1回の読取り動作で実行される4つのキャ ッシュ読取りタグの1つに対応する。このように、完全 連想型ミニディレクトリの特性が、同時に読み取られる タグの数にミニディレクトリのエントリの数を乗じた数。 に等しい20個の23ビット比較器を用いて実現され る。

【0190】同時に読み込まれるある1つのピクセルに 関する4つのキャッシュ読取りタグが、該ピクセルが対 応するマップ位置に最も近い4つのテクセルを含むキャ ッシュ・プロックを識別する。それらの4つのキャッシ ュ読取りタグは、左上 (UL、Upper Left) タグ、右上 (UR、Upper Right) タグ、左下 (LL、Lower Lef t) タグおよび右下 (LR、Lower Right) タグと呼ばれ る。左上、右上、左下および右下のテクセルのためのキ ャッシュ読取りタグは、それぞれ左上、右上、左下およ び右下のタグ比較器507-510グループに接続され る。タグ比較器507-510の各グループは、その対 応するキャッシュ読取りタグをミニディレクトリに記憶 されている5つのブロック・タグと比較して、タグがミ ニディレクトリ・エントリの中の1つと一致することを 示すヒット出力を生成し、同時に対応するテクセル・デ ータ・プロックが記憶されているキャッシュの位置を標 40 示するブロック・インデックスを出力する。

【0191】上述から認められるように、4つのキャッシュ読み取りタグ(UL、UR、LL、LR)の各々がミニディレクトリにあれば、対応する4つのテクセル・データ・ブロックが記憶されているキャッシュの位置を標示するブロック・インデックスを決定するため必要とされるディレクトリ・アクセスはただ1回でよい。1つまたは複数の読取りタグがミニディレクトリにない場合にだけ主キャッシュ・ディレクトリに対するアクセスが行われる。ミニディレクトリ500は、ミニディレクトリにおいてキャッシュ読み取りタグ・ミスが発生するた

40

びごとに更新されるので、ミニディレクトリ500は常 にテクスチャ・データの最も最近アクセスされた5つの プロックのブロック・タグを保持する。

【0192】4つのキャッシュ読み取りタグの1つまた は複数がミニディレクトリでヒットしない場合、主キャ ッシュ・ディレクトリ520 (図22) に対するアクセ スが行われる。上述のように、主ディレクトリは、各々 が1つのプロック・タグを持つ64のエントリを含む。 主ディレクトリは、64個の23ピット比較器522を 備えるため、1つのキャッシュ読み取りタグは1回のサ イクルで主ディレクトリのすべてと比較することができ る。比較器522は、キャッシュ読取りタグが主ディレ クトリのエントリの1つと一致したことを標示する信号 を生成し、読み取りタグと一致した比較器の位置を使用 して、テクセル・データの対応するプロックがキャッシ ュに存在する位置を標示するプロック・インデックスを 生成する。読取りタグが主キャッシュ・ディレクトリの どのエントリとも一致しない場合、キャッシュ・ミスが 生成され、その結果、ホスト・コンピュータの割り込み が発生し、テクスチャ・データの要求されたブロックが 上述の方法でダウンロードされる。

【0193】上述のように、4つのキャッシュ読取りタ グ(UL、UR、LL、LR)の1つまたは複数がミニ ディレクトリをヒットしない場合のみ主キャッシュ・デ ィレクトリ520がアクセスされる。キャッシュ読取り タグの複数がミニディレクトリと一致しない場合、各キ ャッシュ読取りタグ毎に別々のサイクルで主ディレクト リをアクセスしなければならないとすれば、処理能力低 下の負荷を減らすことが望ましい。そのような成果を達 成するため、本発明の1つの実施形態において、図24 に示されるように、6つの比較器526-530が追加 される。これら6つの比較器は、同時にアクセスされる 4つのキャッシュ読取りタグの各々を一致するものがあ るか調べるため他のものと比較する。これらの比較器 は、ULタグをURタグと比較する比較器526、UL タグをLLタグと比較する比較器527、ULタグをL Rタグと比較する比較器528、URタグをLLタグと 比較する比較器529、URタグをLRタグと比較する 比較器530、およびLLタグをLRタグと比較する比 較器531を含む。

【0194】比較器526-532によって実行される比較は、処理性能の低下が起きないように他の比較と並列的に実行される。例えば、キャッシュ読み取りタグがミニディレクトリと比較されるサイクルの間に、あるいは、ミニディレクトリにおけるミスを起こした最初のキャッシュ読取りタグが主ディレクトリと比較される時のサイクルの間に、上記の比較を実行することができる。少くとも2つのキャッシュ読取りタグが主ディレクトリにおいてヒットせず、かつそれらが等しいものであると判断されれば、比較器526-532の出力は、これら

少くとも2つのキャッシュ読取りタグについては主ディレクトリを1回だけアクセスすればよいことを示す。このようにして同一のタグについて主ディレクトリをアクセスする場合複数サイクルを伴う必要がなくなるので、複数のキャッシュ読み取りタグがミニディクトリで一致ミスを起こす場合のシステム帯域幅に対する影響を最小限にとどめることができる。

【0195】上述のことから認められるように、キャッ シュ・ミニディレクトリを利用する本発明の実施形態 は、高いシステム帯域幅を達成する一方、キャッシュ・ ディレクトリを実施するハードウェアの数量を比較的少 なくするという対立する目標を効率的に均衡させる。複 数のキャッシュ読取りタグがミニディレクトリで一致し ない場合の処理性能の低下はアプリケーションに依存す る。それぞれが4つのキャッシュ読取りタグからなるユ ニークな2セットをミニディレクトリに対して2サイク ル毎に処理することもできるが、典型的には4つのキャ ッシュ読取りタグの各セットにおいてただ1つまたは2 つのユニークなブロック・タグが現れると考えられる。 上述のように、1つのオブジェクトの複数ピクセルがレ ンダリングされ、そして、3線形補間法が使われる場 合、隣接するピクセルが、MIPマップの同じ2つのマ ップに頻繁に対応するので、キャッシュに対する読取り が2つのマップを記憶するキャッシュ・ブロックの間で 連続的に切り換わることを必要とする。図22に示され る実施形態において、現在処理されている読取りタグの セットに対する4つのユニークなキャッシュ・タグがミ ニディレクトリにたとえ存在するとしても、前の読取り タグ・セットでアクセスされた少くとも1つのタグがミ ニディレクトリに残っていることを保証するため、ミニ ディレクトリは5つのプロック・タグを記憶する。この ようにして、3線形補間の間4つのユニークなキャッシ ュ・タグの2つのセットの間で切り替えが行われても、 各セットについて少なくとも1つの読取りキャッシュ・ タグが、ミニディレクトリに残るので、4つのキャッシ ュ・タグを主ディレクトリと順次比較する必要がない。 【0196】3線形補間を使用するテクセルのレンダリ ングの間、キャッシュへの連続的な読取りは、1つのマ ップにおける第1のセットの4つのテクセルと別のマッ プにおける第2のセットの4つのテクセルを読み取る。 プリミティブがレンダリングされる際、2つのマップの 各々の範囲内の隣接するテクセルが1つおきのサイクル 毎にそれぞれアクセスされ、複数のテクセルが、1つの キャッシュ・ブロック内に一般的に位置づけられる。従 って、複数のユニークなタグが4つのキャッシュ読取り タグの各セットに出現するとすれば、各ピクセルのキャ ッシュ読取りタグがミニディレクトリ500においてヒ ットする状態を保ちながら多数のピクセルをレンダリン グすることができる。もしも4つのセットの各々におい てただ1つのキャッシュ読み取りタグがミニディレクト

40

50

リと一致しない場合は、次の4つの読み取りタグセット がミニディレクトリと比較されている間にそのタグを主 ディレクトリと比較することができるので、処理性能の 低下は派生しない。

【0197】主ディレクトリおよび相対的に小規模のミ ニディレクトリを含む本発明のキャッシュ・ディレクト リは、テクスチャ・マッピング・ハードウエアでの使用 に限定されず、その他の多数のアプリケーションについ て使用することができることは理解されるべきであろ う。複数のキャッシュ読取りタグが同時に処理される場 合、およびキャッシュ読み取りタグが連続的にアクセス される以前に使用されたタグと相関している場合、完全 連想型キャッシュを実施し、ディレクトリ・タグ比較の コストを低減する上で、本発明のミニキャッシュ・ディ レクトリ方式は特に有効である。例えば、1時点でX個 のタグを記憶するキャッシュ・メモリについて、N個の キャッシュ読み取りタグが同時にディレクトリ・ブロッ ク・タグと比較されると仮定し、M個のタグを含むミニ ディレクトリを維持すれば十分である(ただしMはN以 上である)。M個のミニディレクトリ・タグの各々は、 N個のキャッシュ読取りタグに対して、1回の読取り動 . 作において比較される。ミニディレクトリにおいてヒッ トしないキャッシュ読取りタグについて、主ディレクト リが順次アクセスされる。そのような読取りタグは、主 ディレクトリ・タグと1回のサイクルで比較される。主 ディレクトリのX個のタグの各々がN個の読み取りタグ と1回の読取り動作で比較される場合のシステムにおい て、比較器の観点からのハードウエア節約は、(X+M \*N)/(X\*N)という比率に従う。

【0198】このハードウェア節約を達成するために必 要とされる処理速度の減少はアプリケーションに依存 し、連続的読み取り動作でアクセスされる一連のタグの 様態に基づく。各読取りセットにおいて1つ以上のタグ がミニディレクトリとの不一致を起こさなければ、ミス のあったタグと主ディレクトリとの比較は、次のセット の読み取りタグがミニディレクトリと比較されている間 に並列的に行うことができるため、処理速度の低下は起 きない。

【0199】複数のキャッシュ読み取りタグがミニディ レクトリでミスをを起こす場合の処理性能の低下を防ぐ ため使用される上述の比較器526-530に関して は、4つの読取りタグが同時にアクセスされるので、6 つの比較器が使用される。各キャッシュ読取りタグを他 のものと比較するために使われる比較器の数は、同時に アクセスされる読取りタグの数Nに依存し、1から(N -1)までの整数の和に等しい。

【0200】図22ないし図24のミニディレクトリお よび主ディレクトリを含むキャッシュ・ディレクトリの 1つの実施形態が図25に示されている。図25に示さ れている実施形態は例示の目的のためにすぎず、その他 の形態を実施することができる点は理解されるべきであ ろう。

【0201】図22のミニディレクトリ・エントリ50 1-505は、タグ・レジスタ501T-505Tに記 憶されるタグ・コンポーネント、および、インデックス レジスタ501I-505Iに記憶されるインデック ス・コンポーネントに分割される。上述のように、キャ ッシュ・ディレクトリは、処理中のピクセルが対応する MIPマップ位置に最も近い4つのテクセル (すなわち 10 UL、UR、LLおよびLR) に対応する一組の4つの 読取りキャッシュ・タグを受け取る。4つの読取りタグ の各々は、6つのタグ比較器541-546へ送られ る。比較器のうちの5つ(すなわち、542-546) は、また、5つのミニディレクトリ・タグ・レジスタ5 01T-505Tの1つにそれぞれ接続している。例え ば、比較器542は、ミニディレクトリ・エントリ1に 関するタグ・レジスタ501Tに接続して、ミニディレ クトリのそのエントリのタグが読取りキャッシュ・タグ UL、UR、LLまたはLRのいずれかのタグと一致す るか否かを標示する出力を生成する。比較器543-5 46は同様に動作して、読取りキャッシュ・タグUL、 **UR、LLまたはLRをミニディレクトリ・エントリ2** ーエントリ5に対するタグを記憶するタグ・レジスタ5 02T-505Tとそれぞれ比較する。4つの読取りキ ャッシュ・タグの新しいセットの各々が1回のサイクル でミニディレクトリと比較される。そのサイクルの終了 時点で、4つのタグUL、UR、LLおよびLRは、レ ジスタ550-553にそれぞれ記憶される。図25に 示されるように、レジスタ550-553の各々は、ま た、ミニディレクトリ・タグ比較器542-546の出 力を受け取る制御回路559に接続する。4つの読取り キャッシュ・タグの新しい1セットがミニディレクトリ ・タグと比較されるサイクルの終了時点で、レジスタ5 50-553の各々は、その対応するタグ (すなわちU L、UR、LL、LR) がミニディレクトリ・エントリ の1つと一致したか否か、一致した場合はどのエントリ と一致したかを標示するデータをロードされる。

【0202】上述のように、ただ1つのキャッシュ読取 りタグのミスがミニディレクトリで発生すれば、次のセ ットの4つのテクセル読取りタグがミニディレクトリと 比較されている間に、そのタグは主ディレクトリと比較 される。1つのキャッシュ・ミスがミニディレクトリで 発生する場合、ミスを起こしたタグを含むようにミニデ ィレクトリは更新されるので、ミニディレクトリは常に 最も最近アクセスされた5つのキャッシュ・タグを反映 する。次のセットの4つのテクセル読取りタグがミニデ ィレクトリと比較されている間にミニディレクトリでミ スを起こした読み取りキャッシュ・タグが主ディレクト リと比較されるサイクルの間、ミニディレクトリ・タグ ・レジスタ501T-505Tは、前のサイクルでミニ

70

ディレクトリにおけるミスを発生したキャッシュ・タグ を含むようにまだ更新されていない。従って、次のセッ トの読み込みキャッシュ・タグがミニディレクトリと比 較される時、6番目の比較器541を使用して、前のサ イクルでミニディレクトリとミスを起こし現在主ディレ クトリと比較されているタグと、4つの読取りタグ(U L、UR、LLおよびLR)を比較する。4つのキャッ シュ読取りタグ (UL、UR、LLおよびLR) のセッ トにおける複数のユニークなタグがミニディレクトリの キャッシュ・ミスを発生する場合、主ディレクトリとの 複数の比較が発生するため、キャッシュ・ディレクトリ を通過するパイプラインが停止させられる。しかし、た だ1つのユニークなタグがミニディレクトリにおけるキ ヤッシュ・ミスを起こすならば、キャッシュ・ディレク トリが各サイクル毎に4つのキャッシュ読取りの新しい セットを受取る後述の方法でパイプラインは続行する。

【0203】上述のように、前のサイクルでミニディレ クトリと比較された読取りタグがレジスタ550-55 3に記憶される。これらのレジスタの出力は、4対1マ ルチプレクサ555に接続する。このマルチプレクサ は、主ディレクトリと比較され、ミニディレクトリが最 も最近受け取った読取りキャッシュ・タグで更新される ようにするためサイクルの終了時にミニディレクトリに ロードされるべき上記レジスタの1つを選択する。マル チプレクサ555の出力が、また、6番目の比較器54 1に接続されるので、前のサイクルでミニディレクトリ におけるキャッシュ・ミスを起こしたキャッシュ読み取 りタグを新しいセットの読取りタグ (UL、UR、LL およびLR) の各々と比較することができる。比較器5 42-546との連係で、比較器541は、ミニディレ クトリがキャッシュ・ディレクトリによって受け取られ た4つのキャッシュ読取りタグの各セットを最も最近受 け取った5つの読取りタグと比較することを保証する。

【0204】上述のように、マルチプレクサ555から 出力されるキャッシュ読取りタグが、主ディレクトリと 比較されるサイクルの終了時点で、ミニディレクトリ・ タグ・レジスタ501Tないし505Tの1つにロード される。このようにして、ミニディレクトリは、最も最 近アクセスされたキャッシュ・タグを含むように更新さ れる。マルチプレクサ555から出力される新しいキャッシュ・タグでどのエントリを更新するかの決定は、以 下に記述の置き換え方式に基づいて行われる。

【0205】図24に関連して記述された6つの比較器セット526-532が、図25においては便宜上単一の比較器ブロックとして示されている。これらの比較器の出力は、各々が制御回路559に送られる比較器541-546の出力と共に、いくつかの機能を実行する。ミニディレクトリに対するキャッシュ・ミスが発生すると、制御回路559は、ミニディレクトリの中のどのエントリが新しい読取りキャッシュ・タグと置き換えられ

るべきかを決定する。制御回路559は、ミニディレクトリに対して比較されている新しく受け取った4つの読取りキャッシュ・タグの1つ、または主ディクトリと比較された最後の読み取りキャッシュ・タグによってヒットされたいかなるエントリも置き換えることはせず、ミニディレクトリに維持される最高優先度をこれらのエントリに割り当てる。加えて、制御回路559は、4つの読み取りタグの先行セットによるヒットがあったミニディレクトリ・エントリに関する状態情報を記憶し、ミニプィレクトリ・エントリに関する状態情報を記憶し、ミニントリに割り当てる。残りのエントリには低い優先度が割り当てられる。

【0206】制御回路559は、少くとも1つのエント リを含む最下位優先度グループにあるエントリを置き換 えのため選択する。このように、ミニディレクトリに対 して比較されている新しく受け取った4つの読取りキャ ッシュ・タグの1つによってヒットされず、主ディレク トリに対して比較された最後の読み取りキャッシュ・タ グでなく、4つの読取りタグの先行セットに含まれてい なかった低位優先度グループに少くとも1つのエントリ があれば、その低位優先度グループの中のエントリの1 つが置き換えのため選択される。しかし、低位優先度グ ループにエントリがなければ、最優先グループのエント リ (すなわち新しく受け取った4つの読取りキャッシュ ・タグの1つおよび主ディクトリと比較された最後の読 み取りキャッシュ・タグによってヒットされたエント リ)を除く高位優先度グループのエントリから置き換え のためのエントリが選択される。

【0207】使用可能な最下位優先度ミニディレクトリ ・エントリのグループが識別されると、5つのミニディ レクトリ・エントリの各々が1度に1つずつ置き換えら れるサイクルをとる置き換え方式に従って、そのグルー プ内のどのエントリを置き換えるべきか決定される。こ の決定を行う方法は多数ある。本発明の1つの実施形態 においては、5つのミニディレクトリ・エントリに1な いし5というラベルが付けられる。置き換えられるべき エントリを最下位優先度グループから選択する場合、先 ず当該グループにない最も高い番号のエントリを識別 し、次に、当該グループ内で次に最も高い番号を持つエ ントリを置き換え用に選択する。エントリ5が最下位優 先度グループにない場合、置き換え方式は1にもどっ て、エントリ1が次の最高の番号を持つエントリとみな される。この置き換え方式によって、制御回路559 は、ミニディレクトリ・エントリが1サイクルに1つず つ置き換えられるようにサイクルを進め、選択されたミ ニディレクトリ・タグ・レジスタ501T-505Tへ の書き込みを制御する。

【0208】制御回路559は、また、比較器541-546の出力をデコードして、読取りタグがミニディレ クトリの1つのエントリと一致したか否か、一致したと

40

すればどのエントリと一致したかを標示するデータを4つの読取りタグ (UL、UR、LLおよびLR) の各々毎に生成する。このデータは、4つの読取りタグ (UL、UR、LLおよびLR) の各々に対応するレジスタ550-553に記憶される。例えば、読取りタグULがミニディレクトリ・エントリ3と一致すれば、制御回路559によってデコードされたデータは、ULレジスタ550に記憶され、読取りタグがミニディレクトリ・エントリ3と一致したことを標示する。後述するように、このデータは、キャッシュ・ディレクトリ・パインラインを通過し、ULテクセルに関するプロック・インデックスが、ミニディレクトリ・エントリ3に関するプロック・インデックスを保持するレジスタ503Iに記憶されていることを標示する。

【0209】読み取りタグセットUL、UR、LLおよびLRのただ1つのユニークなタグがミニディレクトリと一致しない場合、対応するテクスチャ・データに関するブロック・インデックスがミニディレクトリにないことを標示するデータが、その読取りタグを記憶するレジスタ550-553の各々にロードされる。次のサイクルの間、不一致のタグを記憶するレジスタ550-553の1つの出力が、主ディレクトリ520と比較され、読取りタグに対するブロック・インデックスが、主ディレクトリから、主ディレクトリ・ブロック・インデックスを記憶するレジスタ561にロードされる。また、ブロック・インデックスがミニディレクトリのエントリに対応しないことを標示するデータが、マルチプレクサ550出力から、入力562経由で、レジスタ561に記憶される。

【0210】上述のように、4つのテクセルが同時にア クセスされることができるようにキャッシュ・メモリは 4つのインターリープA-Dを含む。4つのテクセル読 取りタグUL、UR、LLおよびLRのセットは、いか なる形態でもインターリーブA-Dに対応することがで きる。レジスタ550-553に記憶され、どのミニデ ィレクトリ・エントリがテクセルUL、UR、LLおよ びLRの各々に対応するかを標示するデータは、テクセ ルUL、UR、LLおよびLRの各々をその対応するイ ンターリープA-Dに関連づけるように制御される軸シ フタ(barrel shifter) 5 6 3を通過する。軸シフタの出 力は、それぞれインターリープA-Dに対応するインタ ーリーブ・インデックス制御レジスタ565-568に ロードされる。インターリーブ・インデックス制御レジ スタの各々は、インターリーブに関するブロック・イン デックスを記憶するミニディレクトリ・エントリを識別 する。ただ1つのユニークな読み取りキャッシュ・タグ だけがミニディレクトリと一致しない場合、レジスタ5 50-553からの出力のシフトおよびレジスタ565 -568の費き込みが、主ディレクトリ520へのアク セスと並列して行われる。

【0211】上述のように、レジスタ565-568に ロードされるデータは、対応するインターリーブに関す るプロック・インデックスを記憶するミニディレクトリ ・エントリを識別する。このデータは、ミニディレクト リ・インデックス・レジスタ5011-5051の1つ および主ディレクトリ・プロック・インデックス・レジ スタ561から、各インターリーブに対する対応するブ ロック・インデックスを選択する複数のインターリーブ ・インデックス・マルチプレクサ571を制御するため に使用される。複数のインターリーブ・インデックス・ マルチプレクサ571は、4つの独立した6対1マルチ プレクサを表す。1つのマルチプレクサは、各インター リープに対応して、5つのミニディレクトリ・インデッ ク・スレジスタ501 I-505 Iおよび主ディレクト リ・ブロック・インデックス・レジスタ561から1つ を選択する。各インターリーブ・インデックス・マルチ プレクサは、同じインターリーブに対応し、どのミニデ ィレクトリ・エントリが該インターリーブに対するブロ ック・インデックスを記憶しているかを識別するレジス タ565-568の1つによって制御される。インター リープに対するプロック・インデックスがミニディレク トリ・エントリにないことをこのデータが標示する場 合、対応するマルチプレクサが、ミニディレクトリ不一 致に引き続いて主ディレクトリから読み取られたブロッ ク・インデックスを記憶する主ディレクトリ・ブロック ・インデックス・レジスタ561から提供されるインデ ックスを選択する。インターリーブA-Dの各々に対す るブロック・インデックスは、ライン580-583上 に送出され、上述の方法でキャッシュSDRAMをアド レス指定するために使用される。

【0212】上述のように、読み取りキャッシュ・タグ UL、UR、LLおよびLRのセットの複数タグがミニ ディレクトリと一致せずしかしただ1つのユニークなキ ャッシュ・タグだけを含む場合、その読み取りタグに関 するプロック・インデックスを提供するため、主ディレ クトリ520は1回だけアクセスされる。このプロセス も、4つの読取りタグのどの2つが一致するかを識別す る比較器526-532の出力を使用する制御回路55 9によって制御される。4つの読取りタグのセットの2 つ以上が、同じキャッシュ・タグを含むミニディレクト リと一致しない場合、対応するレジスタ550-553 の各々は、プロック・インデックスがミニディレクトリ ・エントリに含まれないことを標示するように制御回路 559によってセットされる。このようにして、読み取 りタグに対応するデータが、インターリーブ・インデッ クス・レジスタ565-568を通過する時、各々がそ の対応するインターリーブ・インデックス・マルチプレ クサ571に送られるように主ディレクトリ・ブロック ・インデックス制御レジスタ561を選択する。

iO 【O213】制御回路559は、また、読取りタグ・レ

20

40

74

73 ジスタ550-553のどれが主ディレクトリに対して 比較されるべきかを制御するディレクトリ制御レジスタ 573をセットする。レジスタ573は、主ディレクト リに対して1時点に比較されるべきレジスタ550-5 53の1つを選択するようにマルチプレクサ555を制 御する。読取りタグUL、UR、LLおよびLRの1つ がミニディレクトリと一致せずしかし共通タグを共有し ない場合、制御レジスタ573は、レジスタの中の1つ だけが主ディレクトリに対して比較されるべきであるこ とを標示するようにセットされる。このようにして、4 つの読取りキャッシュ・タグのセットがミニディレクト リとの不一致を起こすただ1つのユニークなタグだけを 含む場合、主ディレクトリは一度だけアクセスされる。 【0214】4つの読取りキャッシュ・タグUL、U R、LLおよびLRのセットがミニディレクトリとの不 一致を起こす2つ以上のユニークなタグを含む場合、キ ャッシュ・ディレクトリ・パイプラインを通過する上記 の流れが変更され、キャッシュ・ディレクトリは、ビジ ー(busy)となって読取りタグの新しいセットを次のサイ クルで受け取らない。ディレクトリがビジー(busy)であ ることを標示することによって、ミニディレクトリと一 **致しなかった読取りタグを含むレジスタ550-553** の各々が主ディレクトリに対して比較されることがで き、新しい読取りタグで上書きされない。更に、ディレ クトリ・パイプラインを通過する流れが変更されるた

め、ミニディレクトリと一致しなかった読取りタグの各

々について主ディレクトリがアクセスされ、それらに対

応するブロック・インデックスが、主ディレクトリから

レジスタ5011-5051または561の1つにロー

ドされることができる。読取りキャッシュ・タグUL、

UR、LLおよびLRのセットに対するブロック・イン

か、あるいは既にミニディレクトリに存在するようにな

るまで、パイプラインは、レジスタ550-553のい

ずれのデータも軸シフタ563を通過させないように構

成される。このように、テクセルUL、UR、LLおよ

びしRのセットは、グループとして対応するインターリ

デックスのすべてが主ディレクトリから読み取られる

ーブに関連づけられる。
【0215】読取りタグの1セット中の複数のユニークなタグがミニディレクトリと一致しない場合、不一致のタグは順次処理される。 (タグのセットがミニディレクトリと比較される) 第1のサイクルの間、制御回路559は、ミニディレクトリの中のどのエントリが第1の不一致読取りタグによって置き換えられるべきかを判断し、対応するレジスタ550-553には、そのブロック・インデックスがそのミニディレクトリ・エントリに記憶されることを標示するデータがロードされる。最初に処理された不一致タグを記憶するレジスタ550-53の出力が、第2のサイクルの間に、主ディレクトリ・ブロック・イ

ンデックス・レジスタ561は、ミニディレクトリ・インデックス・レジスタ501I-505Iのどれが置き換えられるべきかを標示するデータを用いて更新される。第3のサイクルの間、対応するブロック・インデックスは、レジスタ561から、置き換えのため選択されたミニディレクトリ・エントリに対応するレジスタ501I-505Iにロードされる。

【0216】ミニディレクトリと一致しなかった後続のユニークなタグの各々は、それが処理されるべき最後のタグとなるまで同じ方法で処理される。キャッシュ・ディレクトリを通過して処理される最後の不一致タグは、あたかも読取りタグのセット中でミニディレクトリと一致しない唯一のユニークなタグであるかのように取り扱われる。最後の不一致タグの処理を開始する時、ディレクトリは、読取りタグの新しいセットを受け取ることができるようにするため、ビジー(busy)であることを標示する信号をオフにセットする。

【0217】最後に処理される不一致タグに関して、制 御回路559は、その対応するレジスタ550-553 に、該タグに対するブロック・インデックスがミニディ レクトリ・エントリに記憶されていないことを標示する データをロードする。これは、すべての読取りタグがミ ニディレクトリと比較される第1のサイクルの間に、ま たはその他の不一致タグの処理と並列して、実行され る。最後の不一致タグが主ディレクトリと比較されるサ イクルの間、レジスタ550-553のデータが、軸シ フタ563を通過して、インターリーブ制御レジスタ5 65-568にロードされ、不一致タグに関するブロッ ク・インデックスは、主ディレクトリから、主ディレク トリ・ブロック・インデックス・レジスタ561にロー ドされる。最後に、ディレクトリの最終パイプライン段 階において、インターリーブ・インデックス制御レジス タ565-568の出力を使用して、それらの対応する インターリーブ・インデックス・マルチプレクサ571 を制御することによって、最後に処理された不一致タグ に関するインデックスが主ディレクトリ・ブロック・イ ンデックス・レジスタ561から送られ、該セット中の 他の読取りタグの各々に関するプロック・インデックス が、その対応するミニディレクトリ・インデックスレジ スタ501I-505Iから渡される。最後に処理され た不一致タグに関するブロック・インデックスを主ディ レクトリ・ブロック・インデックス・レジスタ561か らアクセスすることによって、サイクルは、このタグに 関するブロック・インデックスがそのミニディレクトリ ・インデックス・レジスタにロードされるのを待たない ので、1サイクルが節約される点理解されるべきであろ

【0218】以上、本発明の少なくとも1つ実施形態を 記述したが、当業者にとって種々の変更、修正および改 良を行うことは容易であろう。そのような変更、修正お よび改良は本発明の精神および対象範囲内にあるものと 意図されている。従って、上記記述は、例示のためのも のにすぎず、本発明をそれに限定するものとして意図さ れていない。

【0219】本発明には、例として次のような実施様態が含まれる。

(1) テクスチャ・マッピング・コンピュータ・グラフィックス・システムにおいて、個別にアクセス可能な少なくとも第1および第2のメモリ領域にテクスチャ・データを割り当てる方法であって、少なくとも一連のテクスチャMIPマップを、等しいサイズの複数のデータ・ブロックに分割するステップと、上記少くとも一連のテクスチャMIPマップの中の1つおきのMIPマップに含まれる共通のテクスチャ・データを含む第1のブロックを上記第1のメモリ領域に記憶するステップと、上記第1のプロックに含まれるテクスチャ・データおよび上記1つおきのMIPマップに隣接するMIPマップに共通に含まれる共通のテクスチャ・データを含む第2のブロックを上記第2のメモリ領域に記憶するステップと、を含む方法。

(2) 上記分割するステップが、上記少くとも一連のテクスチャ・マップの各マップを少くとも2つの部分に分割するステップを含む、上記(1)に記載の方法。

(3) 上記分割するステップが、更に、上記マップ部分を複数の等サイズのブロックに割り当てるステップを含む、上記(2) に記載の方法。

【0220】(4) テクスチャ・マッピング・コンピュータ・グラフィックス・システムにおいて、少なくとも一連のテクスチャMIPマップを含むテクスチャ・データを割り当て、記憶する方法であって、上記少くとも連のMIPマップの各マップを少くとも2つのマップ部分に分割するステップと、1つのブロック内に割り当てられるマップの部分が1つのブロックのサイズより小さくなるように各マップの部分を複数の等サイズのデータ・ブロックに割り当てるステップと、上記複数のデータ・ブロックを該システムの主メモリ内に記憶するステップと、1回に少なくとも1ブロックずつ上記主メモリから該システムのローカル・メモリへ上記ブロックをダウンロードするステップと、を含む方法。

- (5) 上記分割するステップが、各マップを4つの象限 に分割するステップを含む、上記(4) に記載の方法。
- (6) ブロックに記憶された特定のマップ、ブロックに記憶されたマップ部分、およびブロックに記憶されたマップのテクスチャを識別するため、各ブロックにブロック・タグを割り当てるステップを更に含む、上記(4)に記載の方法。
- (7) 各ブロックを複数のサブテクスチャへ小分割して、サブテクスチャをブロックの未使用空間内に割り当てるステップを更に含む、上記(4)に記載の方法。

【0221】(8) テクスチャ・マッピング・コンピュ

ータ・グラフィックス・システムにおいて、少なくとも ー連のテクスチャMIPマップを含むテクスチャ・データのブロックを記憶するためのメモリであって、上記少くとも一連のテクスチャMIPマップの中の1つおきの MIPマップに含まれる共通のテクスチャ・データを含む少くとも第1のブロックを記憶する第1のメモリ領域と、上記第1のメモリ領域とは別個にアクセスすることが可能であって、上記第1のブロックに含まれるテクスチャ・データおよび上記1つおきのMIPマップに隣接 10 するMIPマップに共通に含まれる共通テクスチャ・データを含む少なくとも第2のブロックを記憶する第2のメモリ領域と、を備えるメモリ。

- (9) 少くとも1つのSDRAMを含む上記 (8) に記載のメモリ。
- (10) 上記第1および第2のメモリ領域が、少くとも 1つのSDRAMの第1および第2のバンクをそれぞれ 含む、上記(9) に記載のメモリ。

[0222]

40

【発明の効果】本発明に従うテクスチャ・マッピング・ハードウエアへのテクスチャ・データのダウンロードが、プリミティブ伝送経路と異なる経路を使用して実施され、従って3次元プリミティブ・パイプラインのフラッシングを必要としないので、システムの帯域幅および処理能力が向上する。また、本発明の1つの実施形態において、特定のプリミティブ・レンダリング・タスクが複数のプリミティブに関して並列的に実行されるように、テクスチャ・マッピング基板およびフレーム・バッファ基板に関する諸ハードウェアが反復配置されるため、システムの帯域幅が拡大される。

【0223】更にまた、本発明に従うキャッシュ・メモリ内のSDRAMチップの各々は、同時に別々の活動ページ(すなわち、共通の行アドレスを持つメモリ位置グループ)を維持することができる2つの等しいサイズのバンクに内部的に分割されるため、従来技術のDRAMの場合に起きるような2つの異なるページ(すなわち2つの異なる行アドレス)からデータを取り出すことに付随する再ページングの負荷を伴うことなく、SDRAMチップの2つのバンク内の異なるページにあるデータを連続的読取りサイクルでアクセスすることができるという効果を持つ。

【0224】また、本発明の1つの実施形態において、多数の近接した読み取りサイクル内で共通のテクセル・データが多数回アクセスされる場合、キャッシュは、最初の読取りについてのみアクセスされるだけで、後続の読取りの各々についてはキャッシュ読取りサイクルが節約され、これによって、必要とされるキャッシュ・アクセス数が減り、システムの帯域幅が増大する。

【0225】加えて、本発明に従って、キャッシュ・ディレクトリを主ディレクトリおよびミニディレクトリに 50 分割構成することによって、同一のタグについて主ディ レクトリをアクセスする場合複数サイクルを伴う必要がなくなるので、複数のキャッシュ読み取りタグがミニディクトリで一致ミスを起こす場合のシステム帯域幅に対する影響を最小限にとどめることができ、高いシステム帯域幅を達成する一方キャッシュ・ディレクトリを実施するハードウェアの数量を比較的少なくすることができる。

【0226】このように、本発明は、種々の局面において、コンピュータ・グラフィックス・システムなどのデータ処理システムの処理能力を向上させる効果を奏する。

#### 【図面の簡単な説明】

【図1】一組のテクスチャMIPマップの例を示す図で ある

【図2】本発明のコンピュータ・グラフィックス・システム全体の1つの実施形態のブロック図である。

【図3】本発明のコンピュータ・グラフィックス・システム全体の別の1つの実施形態のブロック図である。

【図4】本発明のテクスチャ・マッピング・ハードウェアのブロック図である。

【図5】本発明のテクスチャ・マッピング・ハードウェ アのパラメータ補間回路エレメントのブロック図であ る。

【図 6】本発明のキャッシュ・メモリおよびテクスチャ・マッピング・ハードウェアの一部を示すプロック図である。

【図7】テクスチャ・データのブロックが、本発明のキャッシュ・メモリの4つのインターリーブ形態の利点を生かすように構成される様態を示す図である。

【図8】本発明のキャッシュ・メモリを形成するメモリ・チップの構成を示すプロック図である。

【図9】本発明のテクスチャ・マッピング・ハードウェアの一部を示すプロック図である。

【図10】本発明のテクスチャ・マッピング方式に従って、ピクセルの各々について隣接するMIPマップからアクセスされるテクセルの例を示す図である。

【図11】テクスチャ・マッピング・ハードウェア・バッファおよび図10の例に従う関連データのエントリを示す図である。

【図12】本発明のテクスチャ・マッピング・ハードウェアによって使われる回路のブロック図である。

【図13】一組のテクスチャMIPマップの例を示す図 である。

【図14】本発明のメモリ記憶方式に従って図13の例のMIPマップがメモリに記憶される形態を示す図である。

【図15】本発明のメモリ記憶方式に従ってMIPマッ \*

\*プが細分化される形態を示すMIPマップのブロック図である。

【図16】本発明のメモリ記憶方式に従ってMIPマップが更に細分化される形態を示す図15のMIPマップ部分のブロック図である。

【図17】キャッシュ・ブロック・タグが生成される形態を示す図である。

【図18】補間されたテクセルを基に対応するテクスチャ・データ・プロックを持つテクセル・アドレスを決定 10 するプロセスを示す流れ図である。

【図19】キャッシュ・ミスが発生する時置き換えられるべきキャッシュ・ブロックを決定するプロセスを表す流れ図である。

【図20】テクスチャ・マッピング・チップにおいて提供されるテクセル・ポート・レジスタを示す図である。

【図21】ホスト・コンピュータにおいてキャッシュ・ ミス割り込みを処理するプロセスを示す流れ図である。

【図22】キャッシュのミニディレクトリのブロック図 である。

20 【図23】キャッシュの主ディレクトリのブロック図で ある。

【図24】キャッシュ読取りタグがミニディレクトリと 一致しない場合の処理能力低下を防ぐために用意される 一連の比較器のブロック図である。

【図25】本発明のキャッシュ・ディレクトリの1つの 実施形態を表すプロック図である。

### 【符号の説明】

- 10 フロントエンド基板
- 12 テクスチャ・マッピング基板
- 30 14 フレーム・バッファ基板
  - 15 ホスト・コンピュータ
    - 46 テクスチャ・マッピング・チップ
    - 48 ローカル・メモリまたはキャッシュ・メモリ
    - 100 基本マップ
    - 102、104、108 MIPマップ
    - 110、112、130 テクセル
    - 132 加重平均テクセル


204A、204B、204C、204D インター リーブ

40 206A、206B、206C、206D キャッシュ・アクセス・コマンドFIFO


214A0、214A1、214B0、214B1、2 14C0、214C1、214D0、214D1 テクセル・データFIFO

216 テクセル補間回路コマンドFIFO


555 4対1マルチプレクサ




【図3】



【図4】






.


ブロック仏 ペンクロ

477 g

プロック& パンクコ



210B 210C 2100/




【図12】


Zģ

24D1 24C1 24C0


212C 2120




【図11】



【図13】




【図14】




【図17】

7	「ロック・	27	[22	: 0)	- (:	テクス	++	ID [1	: 0],	٧ ٧	7 · Ŀ	2 y F	T[14	:819:	14-8))	
マップ 番号	マップ ピット	Tパラメータ独上位ピット						Sパラメータ軸上位ピット					パンク			
5	0	116	/B	112	111	110	105	108	s14	st	812	? s11	s10	505	s08	1114°814
14	1	0	HB	H2	111	110	109	108	0	sØ	<b>s1</b> 2	511	<b>510</b>	s09	s08	#6'88
Ø	1	1	0	12	HI	110	109	108	0	0	s <b>1</b> 2	sti	s10	s09	s08	#12 s12
12	1	1	1	0	ttt	110	109	108	0	0	0	<b>811</b>	s <b>1</b> 0	s09	s08	HIT'BII
11	1	1	1	7	0	110	109	108	0	0	0	sti	s10	809	s08	H10's10
10	1	1	1	1	1	0	109	108	0	0	0	0	0	s09	s08	#9^s9
9	1	1	1	1	1	1	0	108	0	0	0	0	0	0	s08	#8^s8
≤8	1	1	1	1	1	1	1	0	0	0	Ö	0	0	0	0	27 [7]
<b>≤8</b>	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	97 [7]

【図18】




【図19】




【図20】

		7	クセル	- 372	ド・レジス	9							
319	8	7	7		3	2	1	0					
未使用	停止	部込町	制込可能		書き込み Lakil	書込み LokiO	未使用	Loki 競取り					
	<u>C</u>	50	<b>U2</b> 2		3567 .	3597		337					
			テクセ	ル状態	レジスタ								
317	6	5		4	7	2	7	0					
未使用	被数			有効	的达可能	停止	停止可能	未使用					
		)	· C	54	3627	368	3667						
			47	97.	レジスタ								
3123 Z20													
未使	用		プロック・タグ										
						_		370 J					
		ታ	クセル	・データ	・レクスタ								
3124			16		5.8		70						
アル	77	5	<b>,</b>		释		增						
3727		3.	747		376	7	378						
		テクセル・	キャシ	ュ・アド	レス・レジ	スター							
3227			7116		5.0								
<b>未使</b>	用	ブロッ	0 • 1	ンデック	7	ブロック・アドレ							
			90 J					3027					
4754		ナクセル・	ディン	クトリ・	タグ・レジ	スタ							
3123			22:0										
未使用				79.99									
								3847					

【図22】




【図24】




~ · · ·

【図21】



【図25】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

efects in the images include but are not limited to the items checked:
□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.